iic总线基于Verilog的实现

说明：  用 AD9910实现的DDS 线性调频信号,调试已通过 可以使用(DDS LFM signal realized by ad9910 has passed debugging and can be used)

TI F28027 SCI 源码，中断，FIFO，LoopBack使能(TI F28027 SCI source code, interrupt, FIFO and Loopback enalbe)

应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是：模块add4（cout，总和，A，B，CIN，复位，时钟，添加）输入[3:0] A，B；输入CIN，复位，时钟，加；1 / 0 / /添加=表示加法/减法输出[3:0]总和；输出cout；。..模块然后，请将测试设备的fi贴我提供证明的正确性你的设计。什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软的警察关键技术什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝

QP编程创始人所著的介绍QP编程思想的书，中文版。QP是用于嵌入式中状态机编程的开源软件。(QP programming book written by the founder of the introduction of QP programming ideas, and Chinese version. QP is open source software for embedded state machine programming.)

此代码显示图像（BMP）进行监控。该代码有C编程（bmp图像==> COE文件）所以，我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像，改变memaddr一部分。

说明：  一个具备bp协议典型功能的数据传输系统（超时重传机制以及托管传输）包含五个节点(A data transmission system with typical functions of BP protocol (Overtime retransmission mechanism and managed transmission) consists of five nodes)

一个数字电路设计：六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)

这里是由控制程序从ROM模块读取图片信息，然后写入VGA接口。里面包括6副16*16的图片信息，在屏幕上出现小绿人的动画

基于FPGA实现PID算法，增量式 PID算法输出作为PWM的输入，实现电机的调速控制，verilog代码实现，不过没有用乘法器 预留了反馈通道，对电机速度进行反馈控制

Matlab to hdl code for Least_square testbench