登录
首页 » Verilog » 10进制的FPGA数字计数器

10进制的FPGA数字计数器

于 2023-07-19 发布 文件大小:9.16 MB
0 144
下载积分: 2 下载次数: 1

代码说明:

本程序可以在DE1-SOC的实现10进制的FPGA数字计数器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-DSP
    FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
    2017-05-31 10:36:17下载
    积分:1
  • ahb_sram
    说明:  ahbsram contains all codes of sram
    2019-04-27 21:25:52下载
    积分:1
  • Verilog数字系统设计教程(第二版) 夏宇闻
    Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
    2020-06-20 18:40:02下载
    积分:1
  • verilog-SPI-core
    用VerilogHDL写的spi 核的例子(A simple example of SPI core using Verilog HDL)
    2011-08-31 20:37:07下载
    积分:1
  • DW_apb_wdt
    verilog实现watch dog,可直接用于芯片开发中。(erilog realization watchdog, can be directly used for chip development.)
    2020-12-25 16:09:06下载
    积分:1
  • cpu_code_8051
    vhdl code for 8051 processor
    2010-06-25 15:16:07下载
    积分:1
  • contract
    it is a filter contract VHDL .(it is a filter contract VHDL.)
    2007-04-12 22:27:23下载
    积分:1
  • dividefrequency
    如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)
    2009-02-13 15:45:38下载
    积分:1
  • mux
    说明:  wallance树实现8*8无符号数的相乘(Multiplication of 8 * 8 unsigned numbers by Wallace tree)
    2020-06-04 15:03:39下载
    积分:1
  • RS_Encoder
    具有16个校验位的RS编码器,在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
    2012-08-06 11:52:37下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载