-
频率计
说明: 1、能正确显示输入信号频率;
2、测量频率范围为1Hz ~ 999999Hz;
3、测量结果以十进制数字显示;
4、能测量幅值较小的信号频率;
5、有自动刷新输出数据的功能(如5s刷新一次);
6、有自检模块(如产生100Hz的校准方波);(1. It can correctly display the input signal frequency;
2. The frequency range of measurement is 1Hz ~ 99999hz;
3. The measurement results are displayed in decimal;
4. It can measure signal frequency with small amplitude;
5. It has the function of automatically refreshing the output data (e.g. once in 5S);
6. Self checking module (such as generating 100Hz calibration square wave);)
- 2020-03-28 16:37:56下载
- 积分:1
-
5956474temperature
DS18b20 temperature sensor vhdl code
- 2010-07-04 03:46:44下载
- 积分:1
-
sinwave
使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results
)
- 2013-09-18 15:27:27下载
- 积分:1
-
verilog语言 秒表程序源代码及时序图
用verilog语言详细编写的源代码及顶层文件,含有时序图分析。要求有Quartus2开发环境。
- 2022-05-20 14:07:49下载
- 积分:1
-
verilog实现同步FIFO模块
“同步”表示相同频率的时钟源,“ FIFO”表示先进先出的意思。 FIFO 的用
意一般都是缓冲数据,另模块独立,让模块回避调用的束缚。同步 FIFO 是 RAM 的亚
种,它基于 RAM,再加上先进先出的机制,学习同步 FIFO 就是学习如何建立先进先出
的机制。
- 2022-07-19 17:24:37下载
- 积分:1
-
97小波_2D_2Level
97小波_2D_2Level的FPGA实现,适用的97提升小波变换,包含了完整的97小必争变换和反变换
- 2022-02-22 00:51:44下载
- 积分:1
-
clock
EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
)
- 2011-10-03 20:50:23下载
- 积分:1
-
LDPC_DVB-T2
LDPC encoding code in 1/2code rate for DVB-T2
- 2014-03-11 08:05:18下载
- 积分:1
-
UART模块
在FPGA上用Verilog实现的UART串口通信模块,包含分频模块,接收模块,发送模块,可以更改波特率,适合初学者学习,已经在板子上得到了验证。
- 2022-10-02 05:35:03下载
- 积分:1
-
ofdm
这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
- 2013-09-26 16:20:42下载
- 积分:1