登录
首页 » Verilog » dual-mode,turbo译码器

dual-mode,turbo译码器

于 2023-06-15 发布 文件大小:2.72 kB
0 186
下载积分: 2 下载次数: 2

代码说明:

应用背景Turbo码是性能接近Shannon极限的纠错码,广泛应用于现代通信系统中,未来通信技术的发展迫切需要支持双模或多模编译码器。Log-MAP算法作为LDPC码和Turbo码的译码算法,并将Turbo码的简化算法查表法应用于LDPC码。关键技术Turbo码采用递归系统卷积码作为级联的分量码,在迭代译码过程中,分量码译码器之间相互交换软信息来提高Turbo码的译码性能,其译码算法主要包括最大后验概率算法(Maximum A Posterior Possibility,MAP)及其简化算法和软输出Viterbi算法(Soft Output Viterbi Algorithm,SOVA)。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 异步fifo_MSB
    异步fifo,实现的方法是MSB,满足慢时钟域到跨时钟域的数据传输,也满足快时钟域到慢时钟域的数据传输。
    2022-11-21 12:00:03下载
    积分:1
  • hand_shake
    握手程序,可以完美实现跨时钟域的数据传输(handshake and testbench,verilog HDL)
    2011-11-22 21:05:38下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • tb_time_offfset
    说明:  offset_cancellation code for matlab to hdl
    2020-06-17 12:20:02下载
    积分:1
  • ROM
    4 bit ROM for Quartus
    2009-09-14 08:45:22下载
    积分:1
  • UDP
    用FPGA中的三速以太网来实现UDP通信,功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
    2013-03-08 18:27:38下载
    积分:1
  • traffic_light
    完成交通灯的所有功能,已经通过验证。希望大家多多指教。(Completion of all the features of traffic lights, have been authenticated. Hope the exhibitions.)
    2011-11-29 20:17:58下载
    积分:1
  • VGA_test
    vga很好的学习材料,测试程序,欢迎下载(vga good learning materials, testing procedures, please download)
    2010-08-17 22:32:45下载
    积分:1
  • xilinx fpga的VGA彩条显示Verilog代码
    Verilog实现FPGA的VGA塞瑟条纹显示代码,测试完全正确,可以成功的实现功能。
    2022-01-26 01:21:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载