-
wtb hdlc_txd verilog
基于FPGA的WTB车载网络HDLC发送verilog代码,带CRC16校验码,已经通讯测试验证数据发送正常。
- 2023-04-16 01:55:03下载
- 积分:1
-
Nios_II_uCOS
本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。
本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)
- 2009-12-18 14:08:40下载
- 积分:1
-
Spartan3逻辑设计
应用背景使用ise10.1,verilog硬件语言,基于Spartan3的开发。模拟汽车转向灯。拨动开关,led灯依次循环点亮。关键技术拨动左开关,led灯向左依次循环点亮。拨动右开关,led灯向右循环点亮。使用的语言是verilog,基于ise10.1平台,是数字电路逻辑设计的应用
- 2022-05-26 15:37:49下载
- 积分:1
-
Spartan6_GTP_PCIe_xfest_2009_v1_0
采用Xilinx公司的Spartan6 FPGA设计PCI Express的详细参考资料(Xilinx' s PCI Express, Spartan6 FPGA design, detailed reference information)
- 2012-08-30 10:01:33下载
- 积分:1
-
MX25L6445E--Verilog--v1.18
MX25L6445E开发时间,Verilog语言(MX25L6445E development time, Verilog language)
- 2011-07-20 15:11:31下载
- 积分:1
-
FPGA NIOS II W5500
Altera FPGA NIOS II 通过W5500芯片完成网络TCP/IP通讯。
- 2022-08-10 04:58:17下载
- 积分:1
-
DIGITAL-PID
Use verilog language design DIGITAL-PID source
- 2016-12-26 09:41:15下载
- 积分:1
-
SPI接口设计
SPI接口主模式电路设计: (1)主频100M,输出时钟频率可调:主时钟2/4/8/32/64分频; (2)具有主动收发功能; (3)发送、接收数据均16bit为单位; (4)使用 SMIC 工艺库 smic18mm_1P6M 完成设计; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。
- 2023-01-31 22:20:03下载
- 积分:1
-
用FPGA控制nrf24l01的收发消息。
该文件中包括整套的用FPGA控制的nrf24l01的收发消息功能。通过用温度传感器ds18b20,在一个FPGA中测出温度,然后用无线nrf24l01发送出,在另外一个FPGA中的nrf24l01中接收发送过来的数据,并进行处理,并将测试出的温度数据用数码管读出。该文件为整套代码,在ep4ce22f17中测试成功。
- 2022-04-27 23:17:14下载
- 积分:1
-
can_init
说明: 通过SPI接口实现FPGA和MCP2515独立CAN芯片通信,功能使用modelsim仿真,实现了配置、接收、发送功能。(The communication between FPGA and MCP2515 independent can chip is realized by SPI interface. The function is simulated by Modelsim, and the function of configuration, receiving and sending is realized.)
- 2020-12-30 09:28:59下载
- 积分:1