网站首页

登录

直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为...

于 2022-06-17 发布文件大小:632.46 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为50MHz，由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位，频率字为20，相位字为10，RAM用于存储查找表，其地址位宽为10，数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development environment is QuartusII, the system clock to 50MHz, the work of DDFS generated by PLL clock 166.67MHz, address bit-width of 24-bit frequency word is 20, phase word for 10, RAM used to store look-up table, its address is 10 bits wide, the data is 8 bits wide.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

串uart的vhdl，verilog，lattic实现原码里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Veri...
串uart的vhdl，verilog，lattic实现原码里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Verilog)uart 源码 (VHDL)uart16550.tar-uart series of vhdl and verilog. lattic achieve the original code, there are four documents, Source respectively UART (lattice version) uart source (Verilog) uart source (VHDL) uart16550.tar

2022-04-12 23:45:53下载

积分：1
updown
VHDL Programmes -2 for dumping on FPGA

2014-02-12 00:22:46下载

积分：1
A4_Led3
说明： led学习控制l44444444444444(led verilog led ccccccc)

2019-05-06 09:38:14下载

积分：1
tcoug
Synopsys® Timing Constraints and Optimization User Guide

2014-08-23 17:37:56下载

积分：1
ahb 总线协议
本文以 VHDL 语言编码得到了 AMBA 与 AHB 总线仲裁。这里在本文中，我们设计了 AMBA 总线协议，将用于多奴隶通信环境，多主

2022-01-25 21:18:17下载

积分：1
AD9516VERILOG
通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

2021-03-15 12:09:23下载

积分：1
DA_TLC5620
是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)

2013-12-15 10:43:21下载

积分：1
FPGA 智能车
智能小车的FPGA程序，能实现小车的前进，后退，转弯，使得小车走一个正方形后停止下来，程序采用vhdl硬件描述语言。智能小车的FPGA程序，能实现小车的前进，后退，转弯，使得小车走一个正方形后停止下来，程序采用vhdl硬件描述语言。智能小车的FPGA程序，能实现小车的前进，后退，转弯，使得小车走一个正方形后停止下来，程序采用vhdl硬件描述语言。

2022-12-31 15:55:04下载

积分：1
FPGAshixu
FPGA经验总结：时序是设计出来的我们在做详细设计的时候，对于一些信号的时序肯定会做一些调整的，但是这种时序的调整最多只能波及到本一级模块，而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)

2015-03-13 10:27:51下载

积分：1
eda技术与vhdl课件,很经典的学习课件
eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware

2022-05-18 23:44:31下载

积分：1

696516资源总数
106914会员总数
0今日下载