登录
首页 » VHDL » 直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为...

直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为...

于 2022-06-17 发布 文件大小:632.46 kB
0 177
下载积分: 2 下载次数: 1

代码说明:

直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为50MHz,由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位,频率字为20,相位字为10,RAM用于存储查找表,其地址位宽为10,数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development environment is QuartusII, the system clock to 50MHz, the work of DDFS generated by PLL clock 166.67MHz, address bit-width of 24-bit frequency word is 20, phase word for 10, RAM used to store look-up table, its address is 10 bits wide, the data is 8 bits wide.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Over_Current_Relay_Co_ordination
    try this for pq improvmnett
    2012-11-17 05:40:30下载
    积分:1
  • verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡
    verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡-basis of comparison of the tutorial Verilog Ha ha ah novice learn Rural U.S. Data Works
    2023-08-29 03:10:03下载
    积分:1
  • 一个电子中的verilog实验源代码。适合verilog初学者学习参考
    一个电子中的verilog实验源代码。适合verilog初学者学习参考-an electronic experiments of Verilog source code. Suitable for beginners learning Verilog reference
    2022-08-07 08:19:42下载
    积分:1
  • 110819_1
    基于sopc的lcd时钟,开发工具为nios ii和quartus ii9.0(Based on sopc the lcd clock, development tools for the nios ii and quartus ii9.0)
    2011-08-22 10:28:50下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA,用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
    2021-03-14 13:43:49下载
    积分:1
  • ComparadorMagnitud
    Comparador de magnitud
    2014-05-28 19:54:35下载
    积分:1
  • key44
    4x4鍵盤使用語法為VHDL,基於cyclone(4 x 4 keyboard using VHDL)
    2010-05-20 00:10:47下载
    积分:1
  • 33
    说明:  高速宽带数字调制技术的研究,该论文也是非常经典的,希望对大家有帮助(High-speed broadband digital modulation technology, the paper is also very classic, I hope all of you help)
    2009-07-03 11:47:02下载
    积分:1
  • 8085汇编实现计算器
    使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 (为激励标记!!) 还提供以下附加功能: (a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。 (b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗? 我们可以在哪里显示的短 (神秘) 消息提醒吗? (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
    2023-08-27 01:00:06下载
    积分:1
  • 123.rar
    請設計一個8位元移位暫存器,規格如下: 當控制線S1,S2輸入為00時,平行載入; 當控制線S1,S2輸入為01時,在一時脈內向右shift 1位元; 當控制線S1,S2輸入為10時,在一時脈內向右shift 2位元; 當控制線S1,S2輸入為11時,在一時脈內向右shift 3位元 (Serial Adder)
    2009-12-08 00:02:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载