-
FIFO
Simulation and Synthesis Techniques for Asynchronous
FIFO Design
- 2013-08-27 16:07:08下载
- 积分:1
-
VHDL,схемапроцессора,созданиесвоегоустройства
应用背景Нарисунке1показанацифроваясистема,котораясостоитизнескольких9разрядныхрегистров,мультиплексора,блокасуммирования-вычитанияиблокуправления(конечныйавтомат)。Данныепоступаютвсистемучерез9разрядныйвходДин。Этиданныемогутбытьзагруженычерезмультиплексорвразличныерегистры:регистрыR0,……,R7Сив。Мультиплексортакжепозволяетпередаватьданныеотодногорегистрадругому。Суммированиеивычитаниевыполняютсятакжеприпомощимультиплексора。Приэтомодноизчиселзагружаетсявдополнительныйрегистрсобой。Послевыполненияарифметическойоперациирезультатпомещаетсяврегистрг。ДанныеизрегистрагзатемпередаютсяводинизрегистровР0,……,С7。关键技术Системаможетвыполнятьразличныеоперациивкаждомтакте,взависимостиоткомандблокауправления。Этотблокопределяет,какиеданныедолжныбытьпомещенынашинуивкакойизрегистровонидолжныбытьзагружены。Например,еслиблокуправленияустановитсигналыr0outиАйн,томультиплексорподключитвыходрегистраR0внашину,иэтиданныебудутзагруженынаследующемфронтесигналачасыврегистрсобой。
- 2022-04-30 14:38:33下载
- 积分:1
-
基于Verilog的2FSK的性能
对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率(移频键控),是信息传输中使用得较早的一种调制方式。它的主要优点是:实现起来较容易;抗噪声与抗衰减的性能较好;在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog
- 2022-09-18 22:45:03下载
- 积分:1
-
taxi
出租车的计费功能的实现,计量模块、计费模块、控制模块、译码模块。(taxi fee)
- 2010-01-16 22:25:33下载
- 积分:1
-
gundong
说明: 通过按键输入学号,并循环显示:
电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。(Enter the student number by pressing the key, and display it in a cycle:
Circuit function description: input one's own student number (8-digit decimal number) through the key on ego1, and store it in 32-bit register; after the completion of 8-digit decimal number input, the scrolling display effect is realized.)
- 2020-12-19 16:09:10下载
- 积分:1
-
参数化FFT源代码,点数和位宽可变,内附testbench和说明文档
参数化FFT源代码,点数和位宽可变,内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
- 2022-02-20 03:06:01下载
- 积分:1
-
Simulate
FPGA控制AD逐点采集信号,并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)
- 2021-04-14 21:08:55下载
- 积分:1
-
turbo[1].tar
turbo码的verilog程序,有意者请下载。(turbo code verilog procedures Interested parties please download.)
- 2021-01-14 17:58:46下载
- 积分:1
-
VHDL洗衣机控制器设计
洗衣机控制器的实现功能: 1.使用了一个按键实现洗衣程序的手动选择,在洗涤、漂洗、脱水、漂洗+脱水、洗涤+漂洗+脱水五个模式中进行自由选择。 2.用灯显示洗衣机的工作状态,在设计中共使用了6个LED 灯,其中三个灯显示洗衣机的工作模式(共五种模式),另外三个灯显示工作模式中正在进行的工作模式。 3.数码显示管倒计显示每个状态的工作时间,并且也可显示预约的时间。 4.全部过程结束后,会发出一个结束信号,会发出一个5秒的持续报警信号。 5.一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态,并且设置一个灯,当洗衣机暂停时,灯亮,继续运行时,灯灭。 6.三个过程的时间使用者可自行设定,系统默认是设定好的时间,使用者如想改变时间,可拉低系统默认按钮,再分别拉高button1、button2、button3,每拉高一次,相应时间+1。
- 2022-07-12 06:03:43下载
- 积分:1
-
verilog
说明: verilog开发的经典教材,详细介绍了语法,常见历程,以及通用的程序段(verilog development of the classic materials, detailed information on syntax, common history, as well as the common program segment)
- 2010-03-18 12:11:18下载
- 积分:1