FloatPoint Arithmetic

应用背景 在图像处理领域中，及数字信号处理中，很多时候需要用到FFT（快速傅里叶变换）。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂，这里提供FFT进行256点的快速傅里叶变换，并给出测试激励。仿真全部通过，基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘，程序中有注释，可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核，二是利用xilinx公司提供的IP核，本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真，同FFT ip核的结果进行对比，可以更好的理解FFT变换

模拟示波器的现实程序，有x，y和光标。采用AD5440输出，现实效果很好。（示波器x-y方式）(Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode))

实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)

(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)

串联型有源电力滤波器的 PSCAD仿真，能检测到谐波电压，本仿真的优势是能针对电压跌落或者升高进行自动补偿。(PSCAD simulation of Series type APF (Active Power Filter),this project can dectect the drop of voltage and compensates auomaticly.)

16位右移位寄存器 下面描述的是一个位宽为16位的右移位寄存器，实际具有环形移位的功能，是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时，输入信号的最低位移位到最高位，其余各位依次向右移动一位。(16-bit right shift register The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)

verilog语言编写的jtag（边界扫描模块），初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)

用VIVADO软件编写的，实现以太网芯片88E1510中的mdio控制模块代码，并且含有VIO仿真文件(Written in VIVADO software, the realization of the Ethernet chip 88 e1510 mdio control module of code, and contains the VIO simulation file)

使用verliog实现ps2键盘接口的驱动，通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)

Verilog 语言编写的for循环，用来验证在FPGA中是否能想在C中那样编写for循环，结果证明虽然仿真可以得到正确的结果，但是在真正的工程中进行编译时耗时24小时都没完成，所以选择其他的方法进行循环操作，毕竟FPGA是并行的，而C中是串行的思想。