FPGA ‘for’ 循环

DEBOUNCEfpga的实现，运用软件实现数码管的变化(fpga of the)

在这个项目中古代VEDIC数学用于乘法运算。主要应用于数字信号处理器的乘数的加密算法。URTHVA TRIYAGBHYAM 佛经用来执行。UT 据说是纵向和横向的乘法。

I2C verilong code  详细代码分析，根据协议每一步都有分析，进过验证，代码分slave和master部分，代码比较成熟

基于Verilog的小波滤波器程序设计的总结文档。(Verilog based wavelet filter program design summary document.)

说明：  RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)

verilog编写的ds18b20温度传感器程序，可综合(ds18b20 program written in verilog)

中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。(Median filtering algorithm verilog realization available FPGA-based embedded image processing system.)

ENDAT 协议说明，包括时序等详细的说明，(endat Encoder characteristics)

ADC7606的驱动代码，采用verilog实现(ADC7606 driver code, using Verilog to achieve)

VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)