FPGA ‘for’ 循环

基于CPLD的交通灯控制，完成交通灯的功能，校错能力(CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity)

本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

32bit floating point addition

说明：  (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig

FPGA 数码管接口例化编程，学习初级入门verilog编程技术(FPGA 数码管接口例化编程)

说明：  用VHDL语言仿真乘法器设计, 经过modelsim仿真， synplify综合，并下载进FPGA验证(Multiplier design using VHDL, simulation, after modelsim simulation, synplify synthesis, and downloaded into a FPGA verification)

4位的超前进位加法器，门级电路连接得到，verilog代码实现(4-bit look-ahead adder, gate-level circuit)

初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)

使用Verilog HDL 语言在cyclone IV 上实现功能按键控制灯，主要目的是实现按键的消抖程序，加深理解Verilog HDL 语言的并行执行方式