登录
首页 » Verilog » FPGA ‘for’ 循环

FPGA ‘for’ 循环

于 2022-06-19 发布 文件大小:4.18 MB
0 134
下载积分: 2 下载次数: 1

代码说明:

Verilog 语言编写的for循环,用来验证在FPGA中是否能想在C中那样编写for循环,结果证明虽然仿真可以得到正确的结果,但是在真正的工程中进行编译时耗时24小时都没完成,所以选择其他的方法进行循环操作,毕竟FPGA是并行的,而C中是串行的思想。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lowpass
    低通滤波器(由matlab和simulink两种方法实现)源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
    2013-03-13 18:36:40下载
    积分:1
  • Yoshis_Island_(V1.0)_(U)
    Bringing SMW2:YI Back To LIFE Through Rom!
    2013-01-19 23:40:42下载
    积分:1
  • RS编解码的FPGA实现
    RS(255,239) FEC , 编解码, FPGA, 《RS编解码的FPGA实现》, 东南大学硕士论文用到的源代码,以及详细讲解-RS(上传 (上传 (1)1)255,239), FEC, encoding and decoding, postgraduate s essay
    2022-04-20 16:01:16下载
    积分:1
  • 阿喜大师验证环境系统verilof
    应用背景嗨,这是一个特殊的代码,在超大规模集成电路行业常用的协议。这将帮助你发展你的验证知识和如何写UVM方法关键技术此代码是完全在UVM和SV技术开发。这包含主剂,从代理,记忆和记分板适当的编码没有任何包装的UVM。这将帮助你学习在UVM编写代码的艺术,SV格式。这包含100%个功能covergae
    2022-08-03 17:47:32下载
    积分:1
  • 32FIRVHDL
    基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器,运行速度更快,占用内存更小,延迟更小。 (32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.)
    2014-05-12 21:11:19下载
    积分:1
  • weitb
    在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。(In digital communication, usually from receiving directly in digital signal extracted a synchronized signal, the direct method according to the extraction synchronized signal way, can be roughly divided into filtering method and phase lock method. Phase lock method is using of phase locked loop to extract a synchronized signal method, the design scheme is based on phase locked loop of a synchronous extraction method and can be quickly extract a synchronous clock, and design simple, convenient modification parameter. The Quartus II design software of the system, and the simulation test Altera Cyclone II FPGA chip to achieve Ep2c5 series.)
    2020-12-01 10:39:28下载
    积分:1
  • sdram_module3
    能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
    2013-11-25 12:43:11下载
    积分:1
  • PCI-based--DSG
    基于PCI的数字信号发生器 关键词:PCI总线,PCI9054,FPGA,卡尔曼滤波器(PCI-based digital signal generator Keywords: PCI bus, PCI9054, FPGA, Kalman filter)
    2016-06-12 20:41:45下载
    积分:1
  • shuzishizhong
    数字时钟,包括流程图以及编码和完整的实验报告,内容详细丰富。(Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.)
    2011-12-20 19:53:07下载
    积分:1
  • 10_rom_test
    说明:  介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)
    2019-03-30 16:39:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载