登录
首页 » Verilog » 如何使用FFT ip core--verilog

如何使用FFT ip core--verilog

于 2022-05-14 发布 文件大小:11.64 MB
0 200
下载积分: 2 下载次数: 1

代码说明:

应用背景 在图像处理领域中,及数字信号处理中,很多时候需要用到FFT(快速傅里叶变换)。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂,这里提供FFT进行256点的快速傅里叶变换,并给出测试激励。仿真全部通过,基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘,程序中有注释,可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核,二是利用xilinx公司提供的IP核,本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真,同FFT ip核的结果进行对比,可以更好的理解FFT变换

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA基础彩条测试实验
    基于FPGA的VGA彩条测试实验,通过Verilog编写,程序通过一个key键控制几种显示模式之间的转换。。。分别有:纯色、彩条、过渡色、大方块、小方块等几种显示模式。。。因为都已在程序中设好,并没有加一些其他的模块调用。。。程序内的pll是48-40的,要用的话需根据需要更改。。分辨率有两种可供选择
    2022-05-04 21:10:13下载
    积分:1
  • 主从 J-K 触发器
    这给了主从模式的 JK 触发器,可以用来排除竞争周围条件。欢迎大家下载、试用。谢谢大家的支持!
    2023-04-30 23:10:03下载
    积分:1
  • vivek
    THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE
    2012-04-08 02:01:07下载
    积分:1
  • 一款商用ADC的verilog
    商用可综合adc,分辨率为16位,内含一个时序检查功能,可供对ADC感兴趣的人有帮助。尤其是需要一个ADC模型的可以使用
    2022-01-25 22:47:37下载
    积分:1
  • 可以在运行时更改 PWM 占空比和期间
    •作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。
    2023-07-14 12:15:03下载
    积分:1
  • 2010_5
    PI控制器的算法及源码,迅速掌握FPGA的VHDL算法实现!(Algorithm and source code of PI controller, quickly grasp the implementation of VHDL algorithm in FPGA!)
    2014-07-04 15:25:59下载
    积分:1
  • Aluno
    Example of programming fifo in c
    2013-01-17 00:23:28下载
    积分:1
  • quartusandmodelsim
    本文档对quartus与modelsim运用操作描述十分详细,对初学者,会有很大帮助!(Quartus and modelsim this document on the use of operations described in great detail, for beginners, there will be a great help!)
    2010-08-30 23:51:02下载
    积分:1
  • 4点基2按时间抽取的FFT处理器设计
    基于Verilog HDL的4点流水线式FFT处理器设计。采用按时间抽取的基2编写。
    2022-12-06 02:15:04下载
    积分:1
  • ug948-design-files
    Xilinx Sysgen User Guide
    2018-10-14 21:54:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载