登录
首页 » Verilog » 如何使用FFT ip core--verilog

如何使用FFT ip core--verilog

于 2022-05-14 发布 文件大小:11.64 MB
0 177
下载积分: 2 下载次数: 1

代码说明:

应用背景 在图像处理领域中,及数字信号处理中,很多时候需要用到FFT(快速傅里叶变换)。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂,这里提供FFT进行256点的快速傅里叶变换,并给出测试激励。仿真全部通过,基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘,程序中有注释,可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核,二是利用xilinx公司提供的IP核,本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真,同FFT ip核的结果进行对比,可以更好的理解FFT变换

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-Labview
    Design FPGA in Labview
    2015-05-27 23:39:27下载
    积分:1
  • 用Matlab编写fft
    说明:  在MATLAB下自编实现快速傅里叶分析,(Fast fft own procedures, faster than the system call fft slowe)
    2020-06-23 09:00:02下载
    积分:1
  • SPI模块设计
    一个串口通信传输的实验程序设计,在一般的通信协议中涉及到数据发送与接收的问题,为了快速实现数据的发送,通常使用的是串行传输的方法,把数据一个一个的发送出去,因此这里设计了一个发送程序。
    2022-04-16 02:51:38下载
    积分:1
  • sample_SPI
    这是一个瑞萨R78/G13的SPI演示程序,详细的放置了说明,很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)
    2013-09-03 02:59:19下载
    积分:1
  • Arty-Z7-20-hdmi-out-master
    说明:  Arty Z7 20 HDMI output
    2021-04-24 15:18:47下载
    积分:1
  • w5500_spi_fpga
    共两个文件,一个是对网络芯片W5500进行控制的master spi接口,另一个是w5500命令控制逻辑,命令格式按照w5500芯片的要求,分为地址段,控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。(A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w5500 command control logic, command format in accordance with the requirement of w5500 chip, divided into address segment, unified control and data segments. In addition to provide w5500 chip initialization and read and write control flow chart.)
    2020-06-26 14:00:02下载
    积分:1
  • I2C APB ds v1.0
    关于i2c master/slaver control 方面的技术资料 介绍其特色与使用方法(On the i2c master/slaver control of technical information on their characteristics and use)
    2007-07-29 00:40:04下载
    积分:1
  • fft
    运用matlab实现fft变换,用于地震资料频谱分析!(FFT transform)
    2013-09-01 16:41:57下载
    积分:1
  • 浮点乘法Verilog FPGA
    数字乘法器,作为现代计算机中必不可少的一部分,其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器,设计功能完善,灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境,测试环境做了简要介绍,并对设计过程进行了详细的描述分析,使用Modelsim软件的Simulator模块进行了功能仿真
    2022-04-20 01:40:28下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    说明:  lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载