登录
首页 » VHDL » altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TEST...

altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TEST...

于 2022-05-31 发布 文件大小:14.69 MB
0 173
下载积分: 2 下载次数: 1

代码说明:

altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用-altera fpga verilog design table DCT-based search procedures and zigzag scanning procedures, and ModelSim matlab has been verified, the document contains TESTBENCH, directly available

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • designers guide to vhdl(third edition)
    说明:  designers guide to vhdl(third edition)这本书好像在国外vhdl入门中挺流行的, 爱思维尔有资源,但是是各个章节散装的, 我把它们合成了(The book designers guide to vhdl (third edition) seems to be very popular in foreign vhdl entry. Ixel has resources, but it is a loose chapter of each chapter, I synthesized them)
    2021-01-14 16:23:11下载
    积分:1
  • FDMA
    实现FDMA的仿真,3路输入信号,FFT输出(FDMA simulation input signal, FFT output)
    2020-11-12 20:49:43下载
    积分:1
  • CORDIC算法的vhdl实现,包含一个说明文件
    cordic算法的vhdl实现,内附有文档说明-cordic algorithm vhdl realized, a document containing a note
    2022-01-26 06:23:45下载
    积分:1
  • 3-8译码器地简单实现,采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment
    2022-12-08 07:30:03下载
    积分:1
  • ALU_74181_me
    学习ALU的设计方法。 2、用HDL语言采用行为描述的方法完成74181的逻辑设计 。(Learn the design method of ALU. 2, use HDL language to use behavioral description method to complete 74181 logical design.)
    2020-11-11 16:19:44下载
    积分:1
  • FPGA按键延时模块 debounce
    说明:  FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • vhdl的基础性的介绍,对初学者大有用处
    vhdl的基础性的介绍,对初学者大有用处-vhdl basic introduction
    2022-05-20 01:22:09下载
    积分:1
  • AD
    说明:  FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档。(FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.)
    2009-08-18 20:31:53下载
    积分:1
  • which I have recently bought a CPLD Development Board VHDL source code accompani...
    这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development of the plate diagram, You hope to be a good help! which states : eight priority encoder, multipliers, multi-path selectors, BCD binary switch, adder, subtraction device, the simple state machine, four comparators, seven of the digital control, i2c bus, lcd LCD allocated code switches, serial port, the buzzer sounded, matrix keyboards, Bomadeng, traffic lights, Digital Clock.
    2022-02-20 05:51:18下载
    积分:1
  • 一个小液晶的程序。我没写。我只负责设计。
    一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。
    2022-02-09 15:34:18下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载