登录
首页 » VHDL » configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...

configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...

于 2022-01-26 发布 文件大小:200.49 kB
0 239
下载积分: 2 下载次数: 1

代码说明:

可配置CRC参考设计 xilinx的ip,参考设计文档CRC_xapp562[1].pdf,VHDL语言编写的代码,包含仿真所需文件-configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design document [1]. pdf, prepared by the VHDL code The simulation includes the necessary documents

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL硬件描述语言与数字逻辑电路设计―― VHDL语言的基本知识和设计逻辑电路的基本方法及NAX的使用...
    VHDL硬件描述语言与数字逻辑电路设计―― VHDL语言的基本知识和设计逻辑电路的基本方法及NAX的使用-VHDL hardware description language and digital logic circuit design
    2022-08-23 07:30:13下载
    积分:1
  • 北大verilog课件,数字集成电路设计入门,从HDL到版图
    北大verilog课件,数字集成电路设计入门,从HDL到版图-North Verilog courseware, digital IC design entry, from HDL to the map
    2022-07-24 16:14:44下载
    积分:1
  • StandardSystemVerilog
    这本书主要描述了如何使用system Verilog 建立测试平台和行为级模型(This book will describe how to use the system Verilog test bench and the establishment of behavioral models)
    2010-05-12 10:35:54下载
    积分:1
  • frame_syn
    通信系统中数据的传输以帧为单位,在FPGA中帧头检测是通信系统中的一部分,该程序实现了FPGA中帧头的检测。(Transmission of data in a communication system in units of frames, the frame header is detected in the FPGA part of the communication system, the realization of the frame header is detected in the FPGA.)
    2014-08-27 16:02:54下载
    积分:1
  • FPGA-H265-Encoder
    H.265的FPGA实现!!使用Verilog语言开发。(H.265 FPGA implementation! Developed using Verilog language.)
    2021-03-08 19:49:28下载
    积分:1
  • VHDL 算术逻辑单元ALU_复旦
    我是复旦的研究生。这是用VHDL写的ALU,仿真通过,压缩包里包括了每个源代码,而且都有相应的testbench,你直接加入你的工程当中就可以进行验证。设计时。我使用Modelsim环境来编写的。
    2023-06-11 02:05:03下载
    积分:1
  • 基于VHDL+FPGA的DDS信号发生设计,已经通过调式
    基于VHDL+FPGA的DDS信号发生设计,已经通过调式-Based on VHDL+ FPGA design of the DDS signal has been through mode
    2022-06-28 11:38:23下载
    积分:1
  • verilog例子,有130多个,值得参考,新手很有帮助
    verilog例子,有130多个,值得参考,新手很有帮助-Verilog example, there are more than 130, it is also useful, very helpful to novice
    2022-10-14 23:55:03下载
    积分:1
  • exp8
    浙江大学体系结构实验课代码 实现5级流水线带有停顿,旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)
    2020-09-26 12:07:46下载
    积分:1
  • 高速度 URDHAVA 乘数
    高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的,发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL (非常高速度集成电路硬件描述语言),合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i
    2022-06-19 04:22:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载