登录
首页 » Verilog » 与寄存器 8 位规模 comparater

与寄存器 8 位规模 comparater

于 2022-01-25 发布 文件大小:8.72 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

8 位规模 comparater 与注册

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ds1820
    基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警(The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm)
    2015-01-06 14:08:43下载
    积分:1
  • FPGA控制PWM的程序
    FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序
    2022-10-13 04:20:04下载
    积分:1
  • VHDL-DDS
    基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
    2013-06-27 15:16:15下载
    积分:1
  • FPGA的I2S接收模块 audio_in_buff
    说明:  用于FPGA的I2S接收模块,仅供学习和参考(audio-i2s receive.use fpga.)
    2019-04-21 12:11:23下载
    积分:1
  • I2C-code
    I2C总线协议 Verilog源代码.试过,没有错误!可以直接使用(I2C bus protocol Verilog source code. Tried, no errors! Can be used directly)
    2013-06-03 10:54:17下载
    积分:1
  • 基于OFDM的通信系统系带设计
    基于XILINX FPGA的OFDM通带系统设计,包括书和代码
    2022-02-07 00:36:46下载
    积分:1
  • FPGA的DDS发生器
    以DE2为开发平台,采用Veriolg语言编程,实现了DDS信号输出,频率,步进,波形输出均可调,采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性,可以满足一定的工程需求。
    2022-06-16 12:56:09下载
    积分:1
  • binary_adder_subtractor
    binary adder / subtracter in vhdl
    2012-12-10 14:54:57下载
    积分:1
  • merry-go-round
    能够成功的实现走马灯功能,使LED循环亮灭(To succeed the implementation of the version function, make the LED circular light out)
    2013-06-13 22:45:50下载
    积分:1
  • 8位简单的RISC-CPU的设计
    精简指令集的整体设计 实现了简单的8位RISC CPU的基础功能,包括加,减,与,或,异或等操作,还可以对RAM进行读取或写入操作。另外,还有RISC_CPU的实验报告,里面包含了RISC-CPU的设计原理及仿真结果。
    2022-02-21 02:35:37下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载