-
FPGA
数字钟的VHDL语言程序,包含了好几个模块,是毕业设计的优秀程序,值得下载!(VHDL language program of digital clock, contains several modules, is an excellent program, graduation design is worth to download!)
- 2015-08-31 21:07:44下载
- 积分:1
-
tb_modular
Matlab to hdl code for Least_square testbench
- 2020-06-17 12:20:02下载
- 积分:1
-
atomicops_internals_mips_gcc
Protocol Buffers - Google s data interchange format.
- 2015-10-07 09:49:45下载
- 积分:1
-
23
说明: 基于FPGA的液晶显示控制器的设计,FPGA用的是EP2C5,LCD用的是ST7920内核的122*32点阵的LCD,显示中西文字符(FPGA-based LCD display controller design, FPGA is used EP2C5, LCD is used in the ST7920 core of 122* 32 dot matrix LCD, display of Chinese and Western characters)
- 2009-06-19 22:01:23下载
- 积分:1
-
xmatchpro无损压缩
应用背景这个无损数据压缩系统的xmatchpro算法 衍生物;从来源 ; ;以前的研究 ; ;的 ; ;作者 ;和 ;在进步 ; ;FPGA技术。使用这种技术提供的灵活性是非常大的兴趣,因为芯片可以容易适应特定应用的要求。这个在一定的弊端; ; ; ;以前的 ;方法是 ; ;克服了 ; ;使用 ; ; xmatchpro ;算法;设计。的目标,然后以获得更好的压缩比,并仍然保持高吞吐量和高吞吐量,因此,这和,压缩/解压缩和,过程和,不,不,慢和,原系统的。关键技术UNIX的 ; ;实用 ;“压缩” ;采用lempel-ziv-2 ; ; ;(LZ2)算法和 ; ; ;数据Lempel-Ziv压缩 ; ; ;(dclz)的家庭 ; ;压缩机 ;最初发明 ; ;的 ;休利特—目前帕卡德和 ; ;& nbsp;通过开发 ; ;啊哈[ 17 ],[ 18 ] ;使用也 ; ;LZ2 ;衍生物。邦顿 ;和 ;博列洛 ;另一本 ; ;LZ2 ;在实施 ; ;[ 19 ] ;, ;提高 ;在 ;数据压缩Lempel-Ziv算法。
- 2022-04-09 16:54:49下载
- 积分:1
-
beep_interface
这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)
- 2013-05-05 21:07:18下载
- 积分:1
-
application vhdl language adder design, compared with the design, With vhdl lang...
应用vhdl语言进行加法器的设计,比较器的设计,随着vhdl语言的应用越来越广泛,其重要性也更加明确。希望对大家有所帮助。-application vhdl language adder design, compared with the design, With vhdl language widely used, the importance of which was more explicit. We want to help.
- 2022-04-16 15:59:21下载
- 积分:1
-
verilog编写随机数产生源程序,在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的...
verilog编写随机数产生源程序,在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的-random number generator to prepare Verilog source code, in the hardware circuit design applications. This procedure is in the LFSR and a CASR based on the
- 2023-03-24 01:00:04下载
- 积分:1
-
SPWM
FPGA上用verilog写的SPWM控制程序,完美运行!自由调试,毕设内容,十分宝贵(The SPWM control program by verilog FPGA perfect run! Free commissioning, Bi-based content, invaluable)
- 2013-05-05 21:36:10下载
- 积分:1
-
crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠...
crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠-crc cyclic redundancy check code used to transmit coded signals to verify, the information is more reliable
- 2022-12-26 06:05:03下载
- 积分:1