NIOS II IDE 编程， uart_txd测试程序，仅供参考。

---------------------------------------------------------------------------

应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用，其中最突出的包括消费者的技术，如CD，DVD，蓝光光盘，QR码，数据传输技术，如DSL和WiMAX，广播系统等作为dvband ATSC和存储系统，如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛，以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用，和DAT和dvduse类似的计划。在CD，两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离（保监会）。一个保监会解码的第一个元素是一个相对薄弱的内部（32,28里德所罗门码–），缩短了从（255251）8位符号代码。该代码可以正确的高达2字节的错误，每32字节块。更重要的是，它的旗帜为擦除任何不可恢复的块，即，超过2字节的错误块。解码后的28字节的块，与擦除指示，然后由交织器对不同的块（28,24）外码。多亏了分选，擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正，因为它可以处理多达4每块擦除。其结果是一个中国保监会，可以完全正确的错误爆发高达4000位，或约2.5毫米的光盘表面。此代码是如此的强烈，大多数CD播放错误几乎肯定是由跟踪误差，使激光器跳轨道引起的，不是由纠正突发错误。[ 2 ]DVD使用类似的方案，但更大的一块，（208192）内的代码，和（182172）外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。

说明：  通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )

嵌入式的LCD的图片显示程序，是LCD最好的资料。(Embedded LCD picture display program is the best LCD data.)

QPSK调制，QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)

国外的VHDL应用例子，大家可一好好参考一下！-abroad VHDL Application examples, we can make reference to a properly!

这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU

说明：  设计一简易数字频率计，其基本要求是： 1)测量频率范围0～999999Hz； 2)最大读数999999HZ,闸门信号的采样时间为1s；. 3)被测信号可以是正弦波、三角波和方波； 4)显示方式为6位十进制数显示； 5）具有超过量程报警功能。 5)输入信号最大幅值可扩展。 6）测量误差小于+-0.1%。 7)完成全部设计后，可使用EWB进行仿真，检测试验设计电路的正确性。(The basic requirements of designing a simple digital frequency meter are: 1) The measuring frequency range is 0-999999 Hz. 2) The maximum reading is 999999HZ, and the sampling time of gate signal is 1 s. 3) The measured signal can be sine wave, triangle wave and square wave. 4) The display mode is 6-bit decimal number display. 5) It has alarm function beyond range. 5) The maximum amplitude of input signal can be expanded. 6) The measurement error is less than +0.1%. 7) After completing all the design, EWB can be used to simulate and test the correctness of the circuit.)

使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现先进先出的队列。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 Development Board to achieve FIFO queue.

说明：  AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)