用VHDL实现视频控制程序(实现对图像的采集和压缩)

fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)

直接序列扩频系统的收发系统，可以进行参数配置(this is a Verilog program )

ADI ad9361 vivado 下源代码(ADI ad9361 vivado source code)

设计了一基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分，分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现，使得该系统具有抗干扰能力强, 可靠性好等优点。()

用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)

基于ＦＰＧＡ实现移位乘法功能，已经验证，十分好用。-FPGA-based multiplication realize shift function, has been verified, is very easy to use.

一个开源mips处理器verilog 源码(wishbone interface wishbone interface)

tle转换为六根数的c++源代码，英文原版代码，测试可用(tle converted to six the number of c++ source code, the English original code, test available)

用于实现sin，cos三角函数计数的VHDL程序代码-towards sin, cos trigonometry count VHDL code

《精彩51单片机教程》适合初学者，很难得(" Discover the 51 SCM Guide" for beginners, very rare)