用VHDL编写的EPP通信协议，可以同时收发字节

一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code

CH341A的I2C接口Labview all vision (CH341A I2C Labview)

基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....

多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号

Vhdl实现的鼠标协议历程，代码可读性高，适合作为案例参考。-VHDL realize the course of the mouse protocol, code readable, suitable as a reference case.

XC95144步进电机驱动器源码,采用verilog vhdl开发,个人原创-XC95144 stepper motor drive source, using verilog vhdl development, personal originality

vga编程。实现3种模式的vga控制，分别产生横彩条，竖彩条，棋格彩条的显示-vga programming. Realization of the three-mode vga control, generate horizontal color of the color of the shaft, and the chess grid color of the show

本工程中实现的是FPGA控制的LCD1602液晶显示屏的控制程序，实现了LCD1602液晶显示屏上显示一个四位十进制的频率，其中的频率产生模块在另一个程序中出现，没有在该模块中体现，但是仍能清楚到看到LCD1602的控制过程

Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)

该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)