登录
首页 » VHDL » 红绿灯路口

红绿灯路口

于 2022-02-06 发布 文件大小:103.11 kB
0 243
下载积分: 2 下载次数: 1

代码说明:

执行摘要                Atraffic交点上模拟所述DE1板,使用的是按下按钮,KEY0,对于行人想要交叉,开关SW0,以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority,绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态,并且3个红色和3green的LED,以及三个7段显示器,用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮,KEY0,可以usedto停止所有流量,让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点(绿色和红色),oneOf的两个街道有优先于其他。对于高优先级的街道上,交通信号将始终保持绿色,直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮,人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换,SW0,模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK(绿色)信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键,KEY1,重置thecircuit,在该7段显示器被设置为默认值(5,9,和4)和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值(5,9和4),并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时,高优先街道HEX2将计数下降到零,并且行人或lowpriority街道倒计时从4和9秒。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • The_Ten_Commands_of_Excellent_Design
    介绍了FPGA设计的十大准则,对初学者很有用,对于工作多年的同志,也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)
    2009-09-26 16:44:29下载
    积分:1
  • FIFO
    FIFO的源代码,对FIFO设计有帮助,有借鉴意义,帮助学习VHDL编程(FIFO of the source code, on the FIFO design help, there is reference to help learn VHDL programming)
    2008-04-29 09:00:11下载
    积分:1
  • VHDL_PS2
    Spartan3e keyboard ps2
    2010-01-28 18:38:40下载
    积分:1
  • CPU
    使用QuartusII软件,利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)
    2015-07-22 16:23:52下载
    积分:1
  • elevator
    verilog语言写的一个四层电梯程序,有优先级的判断。(verilog language of a four-story elevator procedures to determine priority.)
    2020-10-31 14:29:55下载
    积分:1
  • emifa_ram
    FPGA与DSP的EMIF通信,EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
    2020-12-01 15:49:26下载
    积分:1
  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • 基于quartus 的一些程序 都是verilog 还是比较有用的
    基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
    2023-02-23 04:30:03下载
    积分:1
  • counter
    基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)
    2020-06-20 21:00:01下载
    积分:1
  • syn
    载波同步的verilog代码,是新手学习同步的最佳选择,值得推荐。(Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.)
    2021-01-08 09:48:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载