登录
首页 » VHDL » 至于FSK调制原理就不多说了,这里做的一个实验是二进制频移键控。发送一组码元,通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。...

至于FSK调制原理就不多说了,这里做的一个实验是二进制频移键控。发送一组码元,通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。...

于 2022-05-23 发布 文件大小:87.35 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

至于FSK调制原理就不多说了,这里做的一个实验是二进制频移键控。发送一组码元,通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。-see

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DPLL_TEST
    单相数字锁相环 鉴相器 环路滤波器 数控振荡器(Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator)
    2013-05-17 11:16:13下载
    积分:1
  • Modelsim concise user manual is very suitable for novice to use
    Modelsim简明使用手册,十分适合新手使用-Modelsim concise user manual is very suitable for novice to use
    2022-06-17 19:46:19下载
    积分:1
  • myAdc9248
    CycloneIV控制采样芯片AD9248-20MHz,VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)
    2017-01-31 21:55:26下载
    积分:1
  • Verilog keyboard input program for led lights display
    verilog 键盘输入程序,用于led灯的显示-Verilog keyboard input program for led lights display
    2023-01-08 14:55:03下载
    积分:1
  • verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9...
    verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 9-10
    2022-08-15 23:59:39下载
    积分:1
  • frequency divider
    说明:  FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)
    2019-04-27 23:35:12下载
    积分:1
  • merry-go-round
    能够成功的实现走马灯功能,使LED循环亮灭(To succeed the implementation of the version function, make the LED circular light out)
    2013-06-13 22:45:50下载
    积分:1
  • verilog HDL verilog HDL verilog HDL
    verilog HDL verilog HDL verilog HDL -verilog HDL
    2022-02-09 14:27:35下载
    积分:1
  • UART
    说明:  使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。(The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.)
    2008-10-09 15:59:20下载
    积分:1
  • SDH接收处理
    模拟SDH帧结构,设计了状态机,能从连续传输的SDH字节流中找出帧头;从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟;设计了输入信号,输出包括E2串行数据、E2串行时钟和SDH帧头位置指示
    2023-07-26 18:40:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载