登录
首页 » VHDL » Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA...

Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA...

于 2022-05-18 发布 文件大小:255.09 kB
0 177
下载积分: 2 下载次数: 1

代码说明:

基于芯片MAX502的十二位并行DAC芯片的程序,利用FPGA中的ROM查表进行数据存储-Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA in the ROM look-up table for data storage

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SOUND_PLAY6
    WM8731芯片的音效处理verilog代码, WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)
    2013-12-14 14:12:10下载
    积分:1
  • PWM
    verilogHDL语言编写,简单的FPGA脉冲程序,初学者必备。(verilogHDL language, a simple FPGA pulse program, beginners must.)
    2012-12-27 11:54:45下载
    积分:1
  • merry-go-round
    能够成功的实现走马灯功能,使LED循环亮灭(To succeed the implementation of the version function, make the LED circular light out)
    2013-06-13 22:45:50下载
    积分:1
  • SDC_RDC
    基于FPGA的双通道旋转变压器测角系统硬件设计,分析的比较清楚。(FPGA based dual channel rotary transformer angle measurement system hardware design, analysis of the relatively clear.)
    2011-08-07 20:23:10下载
    积分:1
  • vhdl,双向移位寄存器,实现置数,左移及右移操作
    vhdl,双向移位寄存器,实现置数,左移及右移操作-vhdl, bi-directional shift register to achieve set the number of left and right shift operation
    2022-07-14 16:53:32下载
    积分:1
  • ADC TLC5510的测试程序,经过测试是非常简单和容易的
    ADC TLC5510的测试程序,经过测试通过,十分简单好用-ADC TLC5510 test procedures, after the test is very simple and easy
    2022-03-17 18:38:12下载
    积分:1
  • FPGA_homewrk4
    设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述,给出综合后的时序仿真结果。提交纸质文档。(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Submit paper documents.)
    2018-05-07 17:54:12下载
    积分:1
  • 这时一个数字钟的VHDL程序,有计时、校时、整点报时功能,很适合做EDA设计之用...
    这时一个数字钟的VHDL程序,有计时、校时、整点报时功能,很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design
    2022-05-22 23:36:04下载
    积分:1
  • 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通
    一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。 (4) 每当接收到有效按键时,蜂鸣器发出提示声。 顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。 -err
    2022-04-28 05:01:24下载
    积分:1
  • 二进制BCD码变换器采用VHDL
    这是一个经过测试和使用的VHDL代码,用于将16位二进制输入数据转换为4位BCD。如果您直接驱动显示器而不经过处理器,并且希望显示在主程序中计算的参数,则该程序非常有用。有关转换的戏剧方面,请阅读随附的pdf。
    2022-09-26 04:05:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载