登录
首页 » VHDL » 8051IP nuclear source code

8051IP nuclear source code

于 2022-05-17 发布 文件大小:22.48 kB
0 199
下载积分: 2 下载次数: 1

代码说明:

8051IP 核源代码-8051IP nuclear source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Modelsim concise user manual is very suitable for novice to use
    Modelsim简明使用手册,十分适合新手使用-Modelsim concise user manual is very suitable for novice to use
    2022-06-17 19:46:19下载
    积分:1
  • CU设计
     计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计
    2023-06-25 08:00:03下载
    积分:1
  • 基于FPGA的自动售货机控制系统设计
    功能指标:1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时,机器送出需要的商品;若总币值大于顾客需要的商品单价时,机器除提供所需商品外,并将余币退出;若总币值小于顾客需要的商品单价时,机器退出顾客投入的硬币。3.有重新开始(即取消交易)按钮,使整个系统恢复到初始状态。4.在一次投币只能购买一件货品的基础上,扩展为可以一次投币购买多种商品(在余额足够的情况下)。技术指标:1.假设自动售货机能够销售 4 种商品,初始数量设为 5 个,4 种商品的价格分别为 1 元、2 元、3 元和 4 元,允许投入 1 元、5 角。2.购买商品时投币时间有限制,不得超过 30 秒,在时间到后,自动售货机按不足钱数处理,退还全部硬币(1 元、5 角)。3.能够通过数码管显示投入的钱币的余额。4.每种销售的商品,数量和价格可以进行更改。4.在用数码管显示余额的基础上,增加显示四种商品的价格数量。
    2022-02-04 07:54:07下载
    积分:1
  • Simulate
    FPGA控制AD逐点采集信号,并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)
    2021-04-14 21:08:55下载
    积分:1
  • FIR滤波器高达128倍
    FIR filter up to 128x
    2022-03-18 11:25:20下载
    积分:1
  • I2C interface standard modeling source
    I2C接口标准建模源码,I2C interface standard modeling source-I2C interface standard modeling source
    2022-01-24 12:53:13下载
    积分:1
  • FPGA
    实现温度显示,接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)
    2012-03-28 23:12:48下载
    积分:1
  • four_interleaved
    实现mimo-ofdm系统的交织功能,可供参考(Implement the mixed function of mimo- ofdm system, available for reference)
    2013-03-30 09:22:40下载
    积分:1
  • vhdl经典源代码――键盘接口设计,入门者必须掌握
    vhdl经典源代码――键盘接口设计,入门者必须掌握-vhdl classical source code-- the keyboard interface design, beginners must master
    2022-11-20 22:55:03下载
    积分:1
  • da_fir
    基于FPGA分布式算法FIR滤波器verilog代码 (本人 小论文 代码,通过验证) ​ 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理,并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗,用流水线技术提高运算速度,采用分割查找表方法减小存储规模,并在Matlab和Modelsim仿真平台得到验证。​ 为了节省FPGA逻辑资源、提高系统速度,设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能,采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA),将MAC运算转化为查找表(Look-Up-Table, LUT)输出,不仅能在硬件规模上得到改善,而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器,并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
    2020-11-10 13:49:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载