登录
首页 » VHDL » VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题

VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题

于 2022-05-14 发布 文件大小:1.56 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog prepared practical multi
    verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
    2022-04-23 06:46:24下载
    积分:1
  • Priority encoder in VHDL.
    Priority encoder in VHDL.
    2022-01-30 18:57:28下载
    积分:1
  • cyc2_cii5v1
    这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能,就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
    2007-02-15 10:22:14下载
    积分:1
  • 在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...
    在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help
    2022-01-25 23:42:19下载
    积分:1
  • modulation-and-demodulation
    调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。(FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and demodulation, QPSK modulation and demodulation, PPM modulation and demodulation verilog source code .)
    2021-04-09 09:29:01下载
    积分:1
  • Ping_pong_Sparten3e-master
    FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)
    2019-05-06 20:22:13下载
    积分:1
  • QuarusII91
    这是QuarusII中文的用户指南!希望大家有用(This is a QuarusII Chinese User' s Guide! Hope that useful)
    2010-01-09 21:50:10下载
    积分:1
  • EMIF
    EMIF接口调试代码,使用的是Verilog语言,FPGA与DSP通信,测试成功(EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success)
    2020-12-04 10:39:24下载
    积分:1
  • I2C MASTER
    I2C verilog code I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。 在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))
    2019-03-20 19:25:23下载
    积分:1
  • M-ary-QAM-in
    研究信道噪声对M-ary QAM的影响,适合数字通讯从业者(Effect of channel noise on M-ary QAM in)
    2015-07-15 09:45:41下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载