登录
首页 » VHDL » verilog实现的“六进制约翰逊计数器”。

verilog实现的“六进制约翰逊计数器”。

于 2022-05-10 发布 文件大小:1.99 kB
0 190
下载积分: 2 下载次数: 1

代码说明:

verilog实现的“六进制约翰逊计数器”。-verilog implementation of the " six hexadecimal Johnson counters."

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696516资源总数
  • 106914会员总数
  • 0今日下载