登录
首页 » VHDL » 数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能...

数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能...

于 2022-05-09 发布 文件大小:6.78 kB
0 175
下载积分: 2 下载次数: 1

代码说明:

数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能; 5. 跑表功能。-digital electronic clock this digital electronic clock with functions include : 1. Time, hours, minutes and seconds display; 2. 12 hours with 24 hours of conversion; 3. On the afternoon show; 4. Right hours, minutes, and seconds school function; 5. Stopwatch functions .

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • switch--circuit
    最近交互式电源技术,软交换、同步整流、频率固定(Alternating expressions Power technology recently、Softswitch, synchronous rectification, fixed frequency)
    2013-11-25 15:56:17下载
    积分:1
  • a code to display in VGA using VHDL lang
    a code to display in VGA using VHDL lang
    2022-10-14 02:00:03下载
    积分:1
  • disparity
    Disparity mapp code in VHDL
    2017-11-30 14:48:59下载
    积分:1
  • Documentation Of Digital Electronic Systems With VHDL from US DOD.
    Documentation Of Digital Electronic Systems With VHDL from US DOD.
    2022-05-09 12:50:24下载
    积分:1
  • Source
    I2C 控制器的 Verilog源程序2(I2C controller Verilog source 2)
    2008-12-10 16:05:13下载
    积分:1
  • Golden Week Ligong Verilog HDL reference guide, learning VerriLog things.
    周立功Verilog HDL黄金参考指南,学习VerriLog的东西。-Golden Week Ligong Verilog HDL reference guide, learning VerriLog things.
    2022-04-28 19:53:04下载
    积分:1
  • ran_num_generator.tar
    vhdl random numbergenerater
    2013-04-10 16:31:28下载
    积分:1
  • dct1d核心的FPGA实现
    应用背景为了实现良好的压缩性能,相关性颜色分量RGB颜色空间转换到去相关的色彩空间首先减少。在基线JPEG,一个RGB图像转化成亮度chrominancc如YCbCr颜色空间。将图像的亮度色度空间的优势的亮度和色度分量非常不相关彼此之间。此外,色度通道包含大量冗余信息可以很容易地被采样不牺牲任何视觉质量对于重建图像。从RGB到YCbCr的转换,是基于以下的数学表达:关键技术应用DCT变换,将图像划分成8´8像素块。如果原始图像的宽度或高度是不能被8整除,编码器必须整除。8´8块进行处理,从左到右,从上到下。和公司;及;及;及;及;及;及;及;及;DCT变换的像素值的空间频率。这些空间频率是非常相关的细节目前在一个图像的水平。高空间频率对应于高层次的细节,而较低频率对应于较低的细节层次。数学定义DCT是:
    2022-07-03 22:27:28下载
    积分:1
  • verilog源码,可实现两位的加法器,在xillinx foundation 3.1下验证通过...
    verilog源码,可实现两位的加法器,在xillinx foundation 3.1下验证通过-verilog source, the two can achieve Adder, In xillinx foundation 3.1 certification through
    2022-10-11 18:55:03下载
    积分:1
  • 由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统
    由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统-By avalen bus adapter i2c bus VHDL program can be applied to Nios Embedded Systems
    2022-02-28 11:19:17下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载