用verilog编写的1024点的fft快速傅立叶变换

HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号，在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯，数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)

AHBtoAPB设计基于AMBA总线协议的APB Bridge设计(AHB to APB designThe AHB to APB bridge interface is an AHB slave. When accessed (in normal operation or system test) it initiates an access to the APB.)

IIC slave controller source code

LDPC COded OFDM System

Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

此库包提供了几个前锋错误纠错 （FEC） 解码器和加速原语在数字信号处理 （DSP） 很有用。除了里德所罗门的编解码器，这些 functionstake 充分利用 MMX、 SSE 和 SSE2 SIMD 指令的设置）/AMD 的 ia-32 处理器和 Altivec/VMX/速度引擎 SIMDinstruction G4 和 G5 PowerPC 上设置。

The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.

这是 MIPS32 设计的一部分，它是面向 FPGA。它已经过测试与系统的 verilog，通过所有考试。它实现了几个 instrucctions。和它是河津 fot 计时员。它 implemets 逻辑和 aritmetics instruccions，它已被写入 VHDL 中。

ACO-OFDM sdakldjas seuekdsjakdnskd

PLL中的TDC和DCO代码,是TI公司团队的，相当经典的代码，非常不错(the code of TDC and DCO)