网站首页

Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

于 2022-07-06 发布文件大小:1.32 kB

 0  131

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

i2c_master_top
i2c core : i2c master top

2012-05-23 01:17:22下载

积分：1
VHDL写的串口，很好用，程序非常简单，可以调试用
VHDL写的串口，很好用，程序非常简单，可以调试用-Written in VHDL serial, very good, and the procedure is very simple, you can debug with

2022-08-08 18:58:10下载

积分：1
27个FPGA实例源代码
一些对初学者比较实用的源码，ASK，PSK，FSK调制解调(Some of the more practical source code for beginners)

2020-12-10 16:29:20下载

积分：1
project1source
sdh帧同步，实现sdh帧搜索，预同步，同步，保护等各态的功能(SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state)

2012-11-08 11:05:55下载

积分：1
基于Verilog的PCI总线接口的设计及应用
基于Verilog的PCI总线接口的设计及应用-Verilog-based PCI-bus interface design and application.

2023-01-05 03:35:06下载

积分：1
rc6 加密
此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者，和也提交给湖怪兽和CRYPTREC项目。它是一种专有

2023-04-17 09:45:04下载

积分：1
基于FPGA的PCM编码器与解码器的设计
基于FPGA的PCM编码器与解码器的设计-about fpga and pcm

2022-05-12 11:08:54下载

积分：1
vc707-ucf-xdc-rdf0155-rev2-0
vc707 board ucf xdc files

2018-06-14 05:50:36下载

积分：1
基于FPGA的六路抢答器
设计一个可供6组参赛选手使用的抢答器，具体要求如下：1) 可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2) 电路具有第一抢答信号的鉴别和锁存功能；3) 设置计分电路4) 设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写

2023-01-01 02:30:03下载

积分：1
CNT4
说明： 4位二进制加法计数器的两种不同VHDL的描述,与比较。(4-bit binary addition of two different counter VHDL description, and more.)

2010-04-13 22:20:44下载

积分：1

696516资源总数
106914会员总数
0今日下载

Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

0 个回复

热门标签

热门下载