登录
首页 » Verilog » 黑金Alinx开发板DDR2读写控制器

黑金Alinx开发板DDR2读写控制器

于 2022-04-28 发布 文件大小:39.71 MB
0 200
下载积分: 2 下载次数: 1

代码说明:

应用背景该工程为黑金Alinx开发板配套项目,实现了实时视频采集与处理,代码架构完整清晰,非常适合视频处理算法的移植。关键技术该工程主要完成PAL制视频BT656格式的解码,视频数据DDR2存取,双线性插值放大及VGA输出,值得希望学习Altera ddr2 ip的同学参考借鉴~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA_merge
    关于FPGA排序算法的研究文献,有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)
    2016-11-22 21:12:56下载
    积分:1
  • my
    说明:  64位数据的CRC-32校验的,Verilog实现,算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)
    2011-09-17 19:36:16下载
    积分:1
  • FpgaFskMod
    基于verilog的2FSK调制程序,simulink仿真通过(2FSK modulation program based on Verilog, Simulink simulation passed)
    2021-05-12 17:30:03下载
    积分:1
  • 06219426Spartan3E
    VHDL汇编语言原理及源代码。spartan 3e开发板试用。(VHDL language.)
    2011-02-10 09:41:12下载
    积分:1
  • polyPhaseFilter
    说明:  数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
    2019-12-24 09:58:51下载
    积分:1
  • shiyanc
    说明:  希望对VHDL的学习大家有帮助,望大家指出错误,浮想交流!(We want to learn VHDL help, hope you point out an error, daydreams exchange!)
    2011-04-14 09:10:28下载
    积分:1
  • cache 闪存 快速缓存
    本代码是cache代码,采用最近最少使用算法。代码量大约1000-2000行,程序包括cache替换算法的实现。映像规则的选择,以及全部的仿真程序。
    2022-07-02 02:46:57下载
    积分:1
  • 卷积编码 FPGA
    FPGA实现的卷积编码,1/2编码效率,可在此基础上改为其他码率,如2/3 3/4等
    2022-11-04 13:20:03下载
    积分:1
  • 基于FPGA的信号发生器
    adder32.v    32位加法器D_FFbe.v    频率控制器DFFAF2.V    相位累加器rom.mif      正弦ROMsquare.v     方波trianle.v     三角波
    2022-09-24 06:30:02下载
    积分:1
  • clock_smg
    自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
    2011-09-27 21:07:54下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载