四种亮灯方式自由切换的跑马灯(用verilog_hdl语言编写的跑马灯程序)

APB 是 AMBA 3 协议家庭的一部分。它提供一个低成本的界面，优化为最小的功率消耗和减少的界面的复杂程度。APB 接口到任何外围设备，低带宽并不需要高性能的流水线的总线接口。APB 了 unpipelined 协议。所有的信号转换只与有关的时钟，使 APB 外设容易融入任何设计流量的上升沿。每一次转让需要至少两个周期。APB can 接口的 AMBA 先进的高性能总线建兴 (AHB Lite） 和 AMBA 先进的可扩展接口 （希）。你可以使用它来提供对外围设备的可编程控制寄存器的访问。

verilog实现的基带信号编码，整个系统分为六个模块，分别为：时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)

LCD显示工程，其中包含了顶层文件和各个底层文件(LCD display project, which contains the top-level document and all underlying file)

ssb的调制与解调，包括信号的产生、乘法器、加噪、BPF、解调等部分。(ssb modulation and demodulation, signal generation, multiplier, adding noise, BPF, demodulation section.)

LDPC encoding code in 1/2code rate for DVB-T2

说明：  采用Verilog编写AD9467配置文件(Using Verilog to write ad9467 configuration file)

实现pwm波的输出，按键可调占空比的，可通过连接pwm输出值led灯以检测占空比的变化(To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes )

spi接口的eeprom模型，型号为st公司m65pxx(The eeprom model of spi interface is st company m65pxx)

本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)

4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)