一个基于Verilog语言的简单处理器

图像去雾算法FPGA实现，使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)

说明：  mojo v3 complete eagle schematic

说明：  UART 收发模块，可移植，编程平台为vivado(uart communication transceiver module, portable)

说明：  FPGA按键加蜂鸣器实验： 加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)

小波包分解，重构轴承振动信号，Hilbert包络，FFT进行频谱分析，以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)

verilog代码，串口发送接收代码，含有源代码和测试文件，准确可用(verilog code for serial port transmit and receive code, with source code and test files, and accurate available)

多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

nseval - Object evaluation, includes control method execution.

产生svpwm波形，可以参考下载,以便学习交流(gennerate SVPWM wave)

这是编码在 Verilog 用于由 4 个不同端口循环赛样式选择仲裁。理解的状态机的概念，最后我已经编写了代码和台架测试，验证之后它彻底， 请看下面的代码， 注意;-它是有一个轮循仲裁设计一样 我们的任务和功能的一部分是，它不得不等待下一个请求按递增的顺序，直到它给格兰特为该请求。