-
aFifo
verylog语言编程,为异步flipflop的程序。具有数据传输功能,数据位数可以用户设定(verylog language programming for asynchronous Flipflop procedures. With a data transmission function, data can be user set the median)
- 2007-08-28 10:26:03下载
- 积分:1
-
79_ALU
这也是VHDL语言编写的一个小程序,对于VHDL入门很有帮助~~(This is a small program VHDL language, VHDL entry-helpful ~ ~)
- 2013-03-29 11:02:43下载
- 积分:1
-
DDA_xy
说明: 运用Verilog 语言进行数字积分法,将X轴和Y轴进行插补运算。(Verilog language using digital integration method, the X axis and Y axis interpolation operations.)
- 2020-11-27 18:19:30下载
- 积分:1
-
SPWM
基于FPGA的正弦脉宽调制波vhdl代码,同时输出正弦波与SPWM(Sine pulse width modulation wave VHDL code based on FPGA, at the same time with SPWM output sine wave)
- 2021-04-06 23:39:02下载
- 积分:1
-
PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择,PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
- 2022-02-20 06:07:15下载
- 积分:1
-
Labview-Data-acquisition-card-
基于labview的数据采集系统,包括示波器和函数信号发生器,可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)
- 2014-01-15 21:26:04下载
- 积分:1
-
hilbert_m
基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
- 2020-10-19 09:37:25下载
- 积分:1
-
Verilog实现IIC协议
代码属于原创,写了一天,比网传的简单明了;用Verilog语言实现的IIC通信协议,用分频计数器的方法实现SCL的输出,同样用计数器的方式确定SCL的低电平中点,在此改变SDA的值。
- 2022-02-26 09:45:52下载
- 积分:1
-
Signal
基于FPGA的DDS相位累加器,连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
- 2018-05-10 15:19:05下载
- 积分:1
-
55593397xapp592
GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
- 2019-02-18 16:09:33下载
- 积分:1