-
phase
设计了一基于现场可编程门阵列(FPGA)的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分,分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号,也可产生预置相位差的两路同频正弦信号,并能显示预置频率或相位差值;相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现,使得该系统具有抗干扰能力强,
可靠性好等优点。()
- 2008-05-10 14:51:06下载
- 积分:1
-
walkthrough1
switching the lights debouncing , toggle
- 2010-02-10 03:07:08下载
- 积分:1
-
VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展...
VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展-VHDL example
- 2022-08-10 14:33:29下载
- 积分:1
-
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制....
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.-with AHDL prepared MAXPULS development. Communications from external clock rate and restriction on the number of data bytes.
- 2022-12-17 02:20:02下载
- 积分:1
-
rs_204_188----v1.0
RS 编码和解码Verilog Code, 实现了RS(204,188)的编码和译码;(RS Coding and Decoding Verilog code, implement RS(204,188) )
- 2021-03-25 20:29:14下载
- 积分:1
-
用硬件描述语言编程实现减法器,实现两个操作数的减法
用硬件描述语言编程实现减法器,实现两个操作数的减法-Using hardware description language programming subtraction, and the achievement of the two operands of the subtraction
- 2022-06-29 17:16:40下载
- 积分:1
-
DCM_SP
数字时钟管理器,xilinx公司开发板集成时钟,实现分频、倍频等功能。(Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.)
- 2021-02-19 09:59:44下载
- 积分:1
-
Verilog--Fourth-Edition
FPGA开发必备工具书,适合初学者。语法、范例讲的都很详细,是一部不错的工具书。(Verilog hardware description language Fourth Edition)
- 2015-09-30 12:34:50下载
- 积分:1
-
lab_5
Introduction to learn laboratry with altera quartus II 9.1
- 2016-12-12 01:24:52下载
- 积分:1
-
sdram
说明: SDRAM控制,通过VHDL语言编写可运行至133MHz。(SDRAM control, written in VHDL language, can run to 133MHz.)
- 2020-02-15 11:52:22下载
- 积分:1