异步FIFO的设计 包括testbench 已调试成功

应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分，在FPGA。在可重构硬件平台实现的时候，该代码被开发，使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如，可以在任何Xilinx FPGA编程。 ； ； ； ； ； ； ； ； ； ； ； ； ；关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位，结果是32位加一。

运用VC编程的带LCD显示的信号发生器可用三个开个调节输出三个波形(Signal generator can be used three to open a regulator output waveform using VC programming with LCD display)

典型事例，从网上down的，希望对大家有用，-Typical examples, from the Internet down, and I hope useful for everyone,

数字电路与逻辑设计实验编程，包含多功能电子钟程序，实用，简易(Digital circuits and logic design experiments programming, including multi-function electronic clock procedures, practical, simple)

IIC总线协议，VHDL语言编写，可以直接使用-IIC bus protocol, VHDL language can be used directly

24秒倒计时系统（有跑马灯） 利用CPLD-24 seconds remaining systems (5,250) using CPLD

基于 verilog的卷积运算代码，应用于离散小波分析。(verilog conv)

crc32编码的代码(CRC32 coding code)

直接序列扩频通信系统： 包含： 信源、扰码、交织、直扩、BPSK调制、解调、相关、解交织、解扰 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

FPGA中针对Biss通讯协议解码VHDL语言源码(FPGA communication protocols against BiSS source decoder VHDL language)