登录
首页 » VHDL » FPGA实现12路pwm

FPGA实现12路pwm

于 2022-04-28 发布 文件大小:1.54 MB
0 152
下载积分: 2 下载次数: 1

代码说明:

采用vhdl语言实现12路的pwm波控制。-Language implementation using vhdl wave pwm control of the road 12.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • useful
    FPGA做VGA视频显示的详细资料,我找了很久才收集起的,有四篇文章,很有用(FPGA do VGA video display detailed information, I found a long time before they start collecting, with four articles, very useful)
    2020-12-21 18:29:09下载
    积分:1
  • FPGA的核心源代码,有利于学习,适合初学者…
    fpga核心源码,有利于学习,适合初学者学习-fpga core source code, there is conducive to learning, suitable for beginners to learn
    2022-04-18 13:53:52下载
    积分:1
  • 基于basys2的四位有符号二进数除法
    基于diligent公司的basys2开发板的四位有符号二进制数的除法
    2023-08-01 03:30:03下载
    积分:1
  • nv04_context
    The description header can be found in signal_processing_library.h.
    2015-07-17 09:36:41下载
    积分:1
  • 液晶的控制,有VHDL语言实现
    液晶的控制,有VHDL语言实现-lcd control
    2022-03-23 07:01:23下载
    积分:1
  • usbFPGAconnect
    该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序,FPGA上的VERILOG通信程序。(The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, including PC, the USB firmware, drivers, FPGA' s Communication Program)
    2021-04-08 15:19:00下载
    积分:1
  • vga example for altera
    altera的vga示例
    2022-08-03 13:31:56下载
    积分:1
  • testbench
    说明:  altera 最新的CYCLONE IV的pci-e核的testbench,VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
    2010-04-22 10:20:24下载
    积分:1
  • 利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块...
    利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块-The use of public telephones were verilog language design include the following states: hang up, standby, identification, change passwords, call the five states. Includes a detailed source code as well as the design process, the module
    2022-02-25 00:52:03下载
    积分:1
  • dct
    里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!(Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!)
    2007-08-27 16:00:31下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载