登录
首页 » VHDL » Altera Sdram IP 源码,VHDL写的

Altera Sdram IP 源码,VHDL写的

于 2022-04-21 发布 文件大小:763.33 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

Altera Sdram IP 源码,VHDL写的-Altera Sdram IP source code, VHDL written

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • turbo_encoder
    在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。(Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.)
    2021-04-19 09:38:51下载
    积分:1
  • frequency_generator
    DDS in our camera design
    2010-02-26 22:21:26下载
    积分:1
  • elpiano
    自己写的FPGA实现电子琴的VHDL程序,曲目是两只老虎,用到一些模块,和片内存储间,呵呵(FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh)
    2020-12-28 01:39:02下载
    积分:1
  • hanming
    Verilog HDL语言编写的汉明编码及解码器,附有时序仿真文件(Verilog HDL language encoding and decoding Hamming, with timing simulation file)
    2017-06-22 15:56:38下载
    积分:1
  • 扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现
    扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现-Frequency-hopping communication QUARTUS7.0 expanded development environment in the VHDL source code and the achievement of the overall block diagram
    2023-08-17 13:20:04下载
    积分:1
  • vga_ctl_640x480
    VGA 640x480 driver in verilog
    2010-08-16 02:48:43下载
    积分:1
  • calibration
    CS5460校准程序,控制器为C8051F310,SPI通信协议,可以作为电表芯片示例(CS5460 calibration procedure, the controller for the C8051F310, SPI communication protocol, as the meter chip sample)
    2011-08-05 00:42:09下载
    积分:1
  • time_echo
    GPS接收机相关器中关于积分清零模块、历元计数模块、时钟模块、以及整个相关器(accumulator、epoch counter、time base、gps baseband)
    2015-08-28 23:47:56下载
    积分:1
  • adder32
    原理图输入法制作的32位加法器。。。。。。。。(adder32)
    2009-12-29 19:32:52下载
    积分:1
  • Simple ADC of signal and LED indication
    这是一个VHDL项目,用于在VIRTEX-4 xc4vsx35 FPGA板中执行接收信号的14位ADC。
    2022-01-24 15:38:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载