登录
首页 » Verilog » FPGA内部实现数据大小排序方法

FPGA内部实现数据大小排序方法

于 2022-04-20 发布 文件大小:6.26 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 01_test
    说明:  FPGA测试程序,仅供测试硬件是否能够运行,主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
    2019-06-20 03:21:28下载
    积分:1
  • can_init
    说明:  通过SPI接口实现FPGA和MCP2515独立CAN芯片通信,功能使用modelsim仿真,实现了配置、接收、发送功能。(The communication between FPGA and MCP2515 independent can chip is realized by SPI interface. The function is simulated by Modelsim, and the function of configuration, receiving and sending is realized.)
    2020-12-30 09:28:59下载
    积分:1
  • WA
    说明:  QUARTUS2 16.9 VHDL FPGA ENDAT2.2
    2020-11-24 17:50:21下载
    积分:1
  • QPSK
    用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)
    2021-04-26 15:28:46下载
    积分:1
  • cursor
    对输入视频图像处理,在图像中叠加十字光标,光标颜色可以自动反色(The input video image processing, the image superimposed cross cursor, the cursor can be automatically color color)
    2017-10-20 15:15:23下载
    积分:1
  • XadcMicroblaze-master
    说明:  用zynq实现片内的数模转换,基于最新的zynq平台(zynq xadc on FPGA arm)
    2020-06-21 12:00:02下载
    积分:1
  • ROM
    4 bit ROM for Quartus
    2009-09-14 08:45:22下载
    积分:1
  • baseband_verilog
    verilog实现的基带信号编码,整个系统分为六个模块,分别为:时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)
    2009-10-08 10:19:34下载
    积分:1
  • XilinxFpgaDesignAndTest
    Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)
    2020-08-13 15:58:30下载
    积分:1
  • usb_test
    Cypress USB 的主从FPGA 控制实现代码(USB controller)
    2012-10-09 10:39:52下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载