网站首页

FPGA内部实现数据大小排序方法

于 2022-04-20 发布文件大小:6.26 kB

 0  163

下载积分: 2 下载次数: 1

我要下载

代码说明：

在FPGA内部实现数据大小排序是一件非常困难的事情，本例中以流水线方式实现16个数据的排序！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

8 位加法器 verilog
嘿，这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例

2022-07-01 13:04:00下载

积分：1
busok
高频卡读写原理及技术编程应用--卡的读取，写入。(High-frequency card reader technology)

2011-07-19 11:16:22下载

积分：1
clock-generation
长帧同步时钟的产生，源码程序，实验好用(Long frame synchronization clock generation, source program, easy to use experimental)

2012-10-21 09:52:08下载

积分：1
数字信号处理的FPGA实现(第4版)源码
说明：数字信号处理的FPGA实现(第4版)的配套源码，极具参考价值。(The source code of the realization of digital signal processing on FPGA (4th edition) is of great reference value.)

2021-01-16 23:08:50下载

积分：1
基于verilog的串口收发协议
基于verilog的串口收发程序，使用组合逻辑加时序逻辑的方式编写，易于灵活修改！

2022-09-06 08:45:02下载

积分：1
显示FPGA板上的几个LED灯
这段代码件实事吊炸天了，我重来都没有看过更好的了。学习verilog就必须要知道学会汇石油这段嗲吗，因为他真的很棒！

2022-03-01 04:21:35下载

积分：1
VGA图像
此代码显示图像（BMP）进行监控。该代码有C编程（bmp图像==> COE文件）所以，我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像，改变memaddr一部分。

2022-02-16 00:13:54下载

积分：1
DDS_AD9910
说明：用 AD9910实现的DDS 线性调频信号,调试已通过可以使用(DDS LFM signal realized by ad9910 has passed debugging and can be used)

2019-10-23 15:36:06下载

积分：1
Verilog实现串口通信
利用Verilog语言实现串口通信发射模块，此项目程序可运行在quartus软件上。项目中包括波特率时钟模块、数据产生及汉明编码模块、串口发射模块。

2022-01-25 18:39:23下载

积分：1
ethernet_tri_mode_rtl.tar
以太网控制器verilog，含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)

2007-12-19 23:51:08下载

积分：1

696516资源总数
106914会员总数
0今日下载

FPGA内部实现数据大小排序方法

0 个回复

热门标签

热门下载