-
AskPsk
说明： ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)
- 2005-11-26 09:14:32下载
- 积分：1
-
verilog实现同步FIFO模块
“同步”表示相同频率的时钟源，“ FIFO”表示先进先出的意思。 FIFO 的用
意一般都是缓冲数据，另模块独立，让模块回避调用的束缚。同步 FIFO 是 RAM 的亚
种，它基于 RAM，再加上先进先出的机制，学习同步 FIFO 就是学习如何建立先进先出
的机制。
- 2022-07-19 17:24:37下载
- 积分：1
-
RLS.v
用verilog实现的一个2抽头RLS自适应滤波器的代码(A realization with verilog HDL code of a two-tap RLS adaprive fliter )
- 2021-04-29 11:48:43下载
- 积分：1
-
256点FFT
基2-256点的Verilog HDL代码。具体程序结构说明参考word文档。
- 2022-07-15 07:00:36下载
- 积分：1
-
ahb2wishbone_latest.tar
AHB to wishbone bridge verilog
- 2018-03-06 00:27:11下载
- 积分：1
-
fpga
pid算法控制电机运动，实现fpga与dsp的双口RAM通信(PID algorithm to control motor movement, the realization of FPGA and DSP dual port RAM communication)
- 2020-12-08 20:39:20下载
- 积分：1
-
VHDLman
VHDL book for reference
- 2010-01-18 17:40:26下载
- 积分：1
-
SVPWM_method
给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)
- 2017-04-05 13:43:14下载
- 积分：1
-
cnt6
verilog实现的“六进制约翰逊计数器”。(verilog implementation of the " six hexadecimal Johnson counters." )
- 2009-09-18 19:11:18下载
- 积分：1
-
异步FIFO verilog源码及testbench
异步FIFO，包括测试代码，可直接使用，测试时使能读写命令winc和rinc信号恒为1，测试其读写能力。
- 2022-01-27 23:33:15下载
- 积分：1
|
联系客服（QQ：3324461878）
