-
dgnszsz
多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
- 2013-09-20 10:20:31下载
- 积分:1
-
随机数生成代码的Verilog,Xilinx FPGA
这是一个代码,采用Xilinx公司的产生随机数。这种形式可以让你产生随机整数。来自大气噪声的随机性,这对许多目的比通常使用的计算机程序的伪随机数算法。
- 2022-03-20 13:30:20下载
- 积分:1
-
基于XILINX FPGA的OFDM通信系统基带设计
基于XILINX FPGA的OFDM通信系统基带设计 浙江大学出版社出版 ofdm verilog HDL语言(Baseband Design of OFDM communication system based on XILINX FPGA, published by Zhejiang University press)
- 2017-09-04 21:23:49下载
- 积分:1
-
mips 单周期CPU
自己写的一个单周期基于FPGA mips CPU,实现了一些基本的汇编指令操作。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
- 2022-11-20 20:35:03下载
- 积分:1
-
Reed-Solomon-RS-ENCODE-DECODE
支持GF(2^n)域的rs编解码,可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)
- 2020-12-31 09:48:58下载
- 积分:1
-
基于VERILOG的小数分频
利用VERILOG语言,实现一种小数分频!可以修改分频比!
- 2023-07-28 16:10:02下载
- 积分:1
-
三角函数的Verilog HDL语言实现
以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, realize the adjustable dead time using Verilog HDL language of the SPWM digital algorithm and digital SPWM algorithm is realized in Fushion StartKit development board.)
- 2017-07-08 20:59:23下载
- 积分:1
-
intelmirco
INTEL 微处理器 第八版 答案 从第二章开始,奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)
- 2021-01-19 02:38:43下载
- 积分:1
-
FPGA控制AD7705进行AD采样verilog代码
FPGA控制AD7705进行AD采样verilog代码,测试了可以直接用
- 2022-11-14 18:50:03下载
- 积分:1
-
ram_dp_sr_sw[1]
dual port ram control (dual port ram control dual port ram control dual port ram control)
- 2011-06-07 10:47:03下载
- 积分:1