网站首页

自己做的乘法累加器的verilog代码，移植性强

于 2022-06-18 发布文件大小:1.08 kB

 0  198

下载积分: 2 下载次数: 2

我要下载

代码说明：

应用背景可用于FIR滤波器的设计，移植性强。现在有代码是根据xilinx V4的硬件做的。可很方便的进行小的改动，去适应其它公司或版本的硬件IP核。不做改动也没问题。应该不用综合到IP core以外的逻辑中去。关键技术完全与xilinx的V4的DSP48硬件资料相同，比用IP generate产生的IPcore的好处就是可以随便换到其它芯片的代码中，甚至是altera的芯片中，也能编译通过。并且，对于乘法累加器不了解的筒子可以做个参考！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

时光VIP1
2022-06-22 09:24:54
回复时光

没有代码注释

booth乘法器verilog源代码
源文件中的代码是基于BOOTH2算法的32位乘法器，并且采用了4:2压缩器，并且进行了实际的仿真，直接运行就可以通过，代码通俗易懂，具有很好的参考意义，可以供初学者使用和参考。欢迎大家下载！

2022-02-12 22:09:52下载

积分：1
vhdl.9up
have a good documenty

2010-04-15 14:26:07下载

积分：1
mu0
基于Xilinx Spartan6的一个简单的CPU MU0 VHDL(Based on a simple CPU Xilinx Spartan6 of MU0 VHDL)

2020-12-07 08:29:22下载

积分：1
xilinx_lib.tar
用于modelsim仿真的xilinxfpga平台IP库，以ise 13.x为基础制作，在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)

2017-10-27 12:23:53下载

积分：1
SPI verilog 源代码
串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行。它用于短的距离，单掌握沟通的例如在嵌入式的系统、传感器和 SD 卡。设备在哪里主设备启动数据帧的主从请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-03-22 00:33:48下载

积分：1
IDT7005
双端口静态RAM的VHDL程序，具体芯片型号为IDT7005(DUAL-PORT STATIC RAM)

2014-04-03 11:40:53下载

积分：1
Huffman_enc_dec
Huffman encoder decoder verilog

2021-03-21 00:49:17下载

积分：1
ADS8329
ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，没问题。(ADC chip ADS8329 data acquisition Verilog code, has been used in the project, no problem.)

2020-11-20 11:29:37下载

积分：1
fft_16
基于FPGA用verilog语言实现16点FFT(16-point FFT FPGA-based verilog language)

2021-04-18 15:28:51下载

积分：1
dianzhen
基于FPGA的16*16点阵中文LED显示，另带有几个简单的中文汉字的点阵数据。(FPGA-based 16* 16 dot matrix Chinese LED display, and the other with a few simple lattice data Chinese characters.)

2014-05-30 21:47:37下载

积分：1

696516资源总数
106914会员总数
0今日下载

自己做的乘法累加器的verilog代码，移植性强

0 个回复

热门标签

热门下载