自己做的乘法累加器的verilog代码，移植性强

一個紅外線感測電路的設計，是經由opa來設計。(An infrared sensing circuit design, is designed by opa.)

此建业 2.0 解释建业桥的 i2c 接口的主设备和从设备操作。 — 建业先进的外围组件包括许多行业常用的接口 IP。以确保可以跨不同范围的 IC 进程迁移的高度可重用的外围设备和系统宏细胞。

poor scope is a vhdl implimentation pic micro controller

浮点数 矩阵乘法模块 verilog语言编写 可直接调用(Floating-point matrix multiplication module can directly call verilog language)

说明：  基于FPGA和弦！！！音乐芯片的设计与实现！！！(Design and implementation of FPGA chip based on the chord music)

decoder 2-4 digital core

Simulation and Synthesis Techniques for Asynchronous FIFO Design

利用FPGA实现对外设按键的控制，例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)

本文提出了基于 FPGA 用 Verilog 和其执行的锁相环设计。采用 Verilog HDL 设计了锁相环。针对采用赛灵思 ISE 12.1 模拟器用来模拟Verilog 代码。本文给出了锁相环的基本块的详细信息。在本文中，中详细描述了的锁相环实现。使用针对采用赛灵思及其仿真结果也是讨论了。它还提出了针对采用赛灵思 SPARTAN3E 锁相环设计的 FPGA 实现XC3S200 芯片，它的结果。锁相环设计 200 千赫的中心频率。的锁相环工作频率范围是设计的 189 Hz 至 215 千赫，锁系列

VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)