登录
首页 » VHDL » 串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Veri...

串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Veri...

于 2022-04-12 发布 文件大小:288.18 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Verilog)uart 源码 (VHDL)uart16550.tar-uart series of vhdl and verilog. lattic achieve the original code, there are four documents, Source respectively UART (lattice version) uart source (Verilog) uart source (VHDL) uart16550.tar

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Frame-synchronization
    FPGA 帧同步源代码 调试无错误 ALTERA 平台(Frame synchronization FPGA)
    2011-06-21 10:41:22下载
    积分:1
  • USB+FPGA电路设计原理图,实际的电路板运行正常,很有参考意义。...
    USB+FPGA电路设计原理图,实际的电路板运行正常,很有参考意义。-usb_sch
    2022-02-06 23:19:44下载
    积分:1
  • yangxiaoniu
    杨小牛大神的软件无线电,做信道化或者宽带数字接收机的可以下载(Software Radio written by XiaoNiu Yang,people who deal with channelization or wideband digital receiver can download)
    2016-08-26 16:20:21下载
    积分:1
  • 4
    通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • 设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。...
    设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。-Designed an asynchronous clock domains between the passage of the module, and use Modelsim for simulation, the simulation results meet the intended purpose.
    2022-02-04 07:33:00下载
    积分:1
  • Verilog语法
    Verilog语法教程,适合初学者,详细(Verilog instruction book)
    2019-05-04 16:07:18下载
    积分:1
  • juanjima
    231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创!!!!(Verilog achieve 231 convolutional code, preceded by a detailed description of the document, the source, the absolute originality! ! ! !)
    2013-01-18 10:35:31下载
    积分:1
  • BT1120转GTX详细设计方案
    bt1120设计方案,描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)
    2020-06-25 05:40:02下载
    积分:1
  • I2C控制核设计,由VHDL语言编写,使普通I/O端口实现I2C性能
    I2C控制核设计,由VHDL语言编写,使普通I/O端口实现I2C性能-I2C control of nuclear design, VHDL language, I/O ports I2C Performance
    2023-04-17 20:45:02下载
    积分:1
  • NANDFlashcontrolandFIFOcontrol
    实现NAND Flash块的控制存取以及同步的FIFO的控制 verilog 代码(NAND Flash control access and control of the synchronous FIFO verilog code)
    2012-04-27 09:51:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载