登录
首页 » VHDL » 实现一个简单的电子钟,时间(小时,分,秒)可以设置…

实现一个简单的电子钟,时间(小时,分,秒)可以设置…

于 2022-04-07 发布 文件大小:560.74 kB
0 207
下载积分: 2 下载次数: 1

代码说明:

实现一个简单的电子钟,其时间(时,分,秒)可以设置和更改,设置和更改的同时不会影响其他显示的变化(相互独立)。-achieve a simple electronic bell, the time (hours, minutes and seconds) can set and change, Settings and change will not affect the other shows the change (independent).

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • divisor
    Time divisor vhdl code
    2009-06-02 21:31:05下载
    积分:1
  • 低功率的可逆逻辑乘8
    本文提出了一种新颖的可逆乘法器。可逆逻辑可以发挥重要作用
    2023-01-29 11:35:03下载
    积分:1
  • adder16b
    说明:  潘松那本书上用vhdl语言描述的16位并入并处加法器(Pan book vhdl language used to describe the 16-bit adder into his)
    2009-07-23 17:02:22下载
    积分:1
  • encode
    RS(255,223)编码器,已实际运用到产品中(RS (255,223) encoder has actually applied to products)
    2021-05-13 00:30:02下载
    积分:1
  • rake
    使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
    2021-04-19 14:38:51下载
    积分:1
  • COMPLETE-OFDM
    完整的OFDM仿真程序,包括QPSK,16QAM调制,基于MATLAB,各个步骤都有详细的说明。(OFDM simulation program, based on the complete MATLAB, every step is described in detail.)
    2013-05-23 11:31:57下载
    积分:1
  • this is a verilog code about serial transmit receive.
    this a verilog code about serial transmit receive.-this is a verilog code about serial transmit receive.
    2022-11-29 07:45:03下载
    积分:1
  • md5
    MD5 算法在Xilinx FPGA上的实现,希望对大家有用。(MD5 algorithm in Xilinx FPGA Implementation, in the hope that useful to everyone.)
    2021-04-19 15:18:51下载
    积分:1
  • Building and Using Counters - DE2-115
    本练习的目的是构建和使用计数器。所设计的电路将在计算机上实现
    2022-03-25 20:38:37下载
    积分:1
  • sdram_module3
    能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
    2013-11-25 12:43:11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载