基于FPGA和matlab的IIR滤波器设计

ddr3使用教学(DDR3 using teaching)

本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟；

资源描述RS232串口Verilog源码,可以直接用于和其他外设或FPGA的串口通讯

此代码是实现DPA。

很好的NAND Flash 硬件驱动语言，支持VHDL和verilog 语言方便移植，如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address bus, data bus, error status signal, control and handshake signals for the user......)

基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)

binary comparator with register

说明：  【实例简介】用Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。 【实例截图】 【核心代码】核心代码包括TX，RX，Baud，FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)

一个电子秒表，最大显示59.99,具有暂停和reset功能(An electronic stopwatch, the maximum display 59.99, with a pause and reset functions)

在FPGA上实现的图像处理中值算法，其中包含对输入数据的控制，内容详细，如果需要复杂的 图像滤波算法只需要修改中值模块即可。在altera上可用，如果要再xilinx上使用，只需要将fifo替换即可