基于FPGA和matlab的IIR滤波器设计

测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)

hdlc协议的封装与解析，fsc校验，完整的例程代码(Decode and Encode an HDLC packet ，using FCS16 calculation)

verilog ad9777 ad芯片的配置程序，SPI接口协议 16bit DA(Verilog ad9777 AD chip configuration program, SPI interface protocols for 16 bit DA)

应用背景你好这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^关键技术Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好

本代码包适用于DE1-SOC开发板，本代码包适用于南昌大学2019EDA实验，使用Verilog HDL编写，代码包括六个实验：四位全加器、模可变计数器、序列检测器、交通灯、计数器、DDS。

基于AHB总线的sram控制器，带有memory bist(SRAM controller based on AHB bus)

宽带波束形成，设计FIR滤波器系数。带宽为500Hz--700Hz,采样率为3000Hz，对白噪声序列进行滤波，即得到有限带宽的宽带时域信号(Broadband beamforming design FIR filter coefficients. Bandwidth of 500Hz- 700Hz, sampling rate of 3000Hz, filtered white noise sequence, ie limited bandwidth broadband time domain signal)

说明：  设计一个串行数据检测器，当连续输入三个或更多1时输出1，否则输出0(Design a detector for serial data It outputs 1 when three or more 1 input continuously and outputs 0 otherwise)

Implementation of Serial Infrared decoder for low-speed IrDA communications.

bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)