中值算法

说明：  lattice的官方8b10b代码, 1012年版本，diamond3.5编译。(lattice 8b10b encoder decoder code)

1、可以直接使用； 2、verilog编程； 3、可实现16X16矩阵键盘的按键输入； 4、可以播放音乐《梁祝》； 5、可以弹琴； 6、可以播放历史记录的按键值； 7、数码管可以实时显示按键值，播放音乐是也可以显示音符。

16位cpu的icache verilog实现代码，每行4个字，并且通过字节寻址，映射方式为直接映射，使用查表法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

可以产生正弦波，三角波、锯齿波、方波，要求频率1Hz-100kHz，步进1Hz，具有自动扫频功能； 正弦波的相位可调，方波的占空比可调； (Can generate sine wave, triangle wave, sawtooth wave and square wave, the required frequency of 1 hz- 100 KHZ, step 1 hz, with functions of automatic frequency sweep The phase adjustable sine wave, square wave duty ratio is adjustable )

测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)

很好，我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。(Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.)

应用背景系统芯片设计的性能很大程度上取决于其总线结构的效率。在系统芯片平台中使用的总线需要一个仲裁过程，因为它可以作为一个主程序的多个组件连接，因此发起一个交易。作为系统设计中的系统组件的数量增加关键技术由商业标准定义的通信架构是广泛存在的，在市场上。例如，OMI的PI总线，ARM的AMBA总线，Mentor Graphics的序列总线，IBM CoreConnect，对超音速的硅背板，和其他的silicore叉。该系统和AMBA使用固定优先级仲裁器。虽然仲裁协议是固定的，仲裁方案的选择通常取决于应用程序的要求

verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)

用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)