登录
首页 » VHDL » 乘法器功能 直接实现两个数字信号的相乘~

乘法器功能 直接实现两个数字信号的相乘~

于 2022-01-24 发布 文件大小:15.51 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

乘法器功能 直接实现两个数字信号的相乘~-Multiplier features two digital signal direct implementation of the multiplication ~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 非常好的VHDL音乐
    library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity song is    port(clk_4MHz,clk_4Hz:in std_logic;      ----预置计数器和乐谱产生器的时钟         digit:buffer std_logic_vector(6 downto 0);  ----高、中、低音数码管指示         zero:out std_logic_vector(4 downto 0);     ----用于数码管高位置低  
    2022-12-29 04:50:03下载
    积分:1
  • 用verilog写的CORDIC算法实现,很适合做超越函数的运算。通常用于实现正弦乘法,或者坐标变换。...
    用verilog写的CORDIC算法实现,很适合做超越函数的运算。通常用于实现正弦乘法,或者坐标变换。-The cordic arithmetic implemented by verilog is adapted to exceed function.It is usually used to implement sine multiplication or coordinate tuansform.
    2022-05-25 08:44:55下载
    积分:1
  • FPGA 的数字传输比
    计算多少次,把小砂轮安装数字传输比率是车轮的在一个更大完全旋转旋
    2022-03-19 23:13:15下载
    积分:1
  • PCI-based--DSG
    基于PCI的数字信号发生器 关键词:PCI总线,PCI9054,FPGA,卡尔曼滤波器(PCI-based digital signal generator Keywords: PCI bus, PCI9054, FPGA, Kalman filter)
    2016-06-12 20:41:45下载
    积分:1
  • EDA VHDL modules commonly used procedure, the time
    EDA中常用模块VHDL程序,不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ,25分频=2HZ,10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency functions. Frequency Divider FENPIN1/2/3 (50 1HZ frequency = 25 = 2HZ-frequency, frequency = 10 points Stripper. A slight change in procedure can be realized)
    2022-07-02 21:52:46下载
    积分:1
  • 本例为ADC0809接口电路VHDL程序原代码
    本例为ADC0809接口电路VHDL程序原代码-The ADC0809 Interface Circuit Example for VHDL program source code
    2022-05-19 18:28:38下载
    积分:1
  • dianzhen
    fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序(Experimental fpga board 16* 16 dot matrix display Chinese program- translation results fpga experimental board 16* 16 dot matrix display Chinese characters in the program)
    2013-12-24 16:28:00下载
    积分:1
  • 8. For the key to enter a password lock, assuming that reset after the seven lam...
    8对于输入密码锁的键,假设重置后七个灯显示" 0",并且使用sw1、sw2、sw3 3,只需按任意sw1、sw2、sw3,将使七个灯显示值相加" 1
    2022-07-16 11:58:58下载
    积分:1
  • cnt60
    六十进制计数器,VHDL编写的计数器,本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
    2021-04-07 11:59:01下载
    积分:1
  • 1
    说明:  matlab code for JTAG cable checking
    2014-02-04 19:27:39下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载