登录
首页 » VHDL » VHDL

VHDL

于 2022-03-31 发布 文件大小:779.57 kB
0 203
下载积分: 2 下载次数: 1

代码说明:

VHDL-2008 Just the New Stuff Peter J. Ashenden Consultant Ashenden Designs

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga
    fpga的一些经验之谈,对初学者比较有用,都是些容易出错误的地方(FPGA some experiences, more useful for beginners, are more vulnerable to the wrong place)
    2007-09-21 20:58:57下载
    积分:1
  • FPGA
    韩福柱老师FPGA实验源码,用vhdl语言在xilinx FPGA上实现,包括ad采集,温度传感器读取,秒表,跑马灯和按键次数统计4个实验(Han Fu teacher FPGA column experiment source code, vhdl languages on xilinx FPGA implementations, including ad acquisition, temperature sensor readings, stopwatch, marquees and keystrokes 4 experimental statistics)
    2017-01-06 15:54:53下载
    积分:1
  • alu
    说明:  VHDL实现的算术逻辑计算单元(ALU),包括modersim测试文件,即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)
    2011-03-26 21:18:01下载
    积分:1
  • In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...
    在Altera芯片2C35F672平台上的FFT程序,采用DSPBuilder5.0,生成Verilog文件。开发环境:QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.
    2022-03-16 05:08:13下载
    积分:1
  • lcd
    vhdl code fpga for lcd 2*16
    2017-09-22 23:15:51下载
    积分:1
  • 基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信
    基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信-Based on nios ii controlled altera de1 Development Board iic bus for communication with the at24c02
    2022-03-16 00:16:13下载
    积分:1
  • hard work for Dictyophora development. . We hope that the right useful.
    辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
    2022-05-25 11:15:19下载
    积分:1
  • M25P80 serial memory for applications Verilog program
    针对串行存储器M25P80应用的verilog程序-M25P80 serial memory for applications Verilog program
    2022-03-12 06:10:14下载
    积分:1
  • 2022-03-20 01:15:24下载
    积分:1
  • 123.rar
    請設計一個8位元移位暫存器,規格如下: 當控制線S1,S2輸入為00時,平行載入; 當控制線S1,S2輸入為01時,在一時脈內向右shift 1位元; 當控制線S1,S2輸入為10時,在一時脈內向右shift 2位元; 當控制線S1,S2輸入為11時,在一時脈內向右shift 3位元 (Serial Adder)
    2009-12-08 00:02:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载