登录
首页 » VHDL » vhdl经典源代码――vga控制,入门者必须掌握

vhdl经典源代码――vga控制,入门者必须掌握

于 2022-03-28 发布 文件大小:783.49 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

vhdl经典源代码――vga控制,入门者必须掌握-vhdl classical source code-- vga control, beginners must master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl_ders_1_temel_bilgiler
    VHTL PROGRAMMING COURSE
    2009-07-11 22:24:59下载
    积分:1
  • lesson1
    eda的入门学习课件,老师不错,内容页挺好的(eda learning files)
    2012-12-14 22:39:31下载
    积分:1
  • picoblaze实现串口通信...难道一定要20个字吗?
    picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze
    2022-03-31 20:43:55下载
    积分:1
  • 基于超大规模集成电路内建自测试SOC
    AMBA设计和AHP桥梁SoC解决方案和测试策略。它是利用Xilinx和SIM模式和综合结果表明握手的两个通信协议 之间更好的预测。的设计示出了在有效的面积和速度方面。
    2022-03-16 09:13:25下载
    积分:1
  • jiaotongdeng
    交通灯通过数码管显示,几种模式可调,还可以时间可设,适合初学者入门参考学习。(LED traffic lights can be set to several modes adjustable time beginners reference ~ ~ ~)
    2013-08-25 10:02:34下载
    积分:1
  • FPGA基于VHDL的Turbo码
    如果本版权声明未从文件中删除,并且任何衍生作品包含原始版权声明和相关免责声明,则可以不受限制地使用和分发本源文件。
    2022-03-06 11:21:33下载
    积分:1
  • 乐曲播放器
    用vhdl语言编写的程序,可以播放乐曲,有分频模块,可播放梁祝等歌曲。
    2022-01-21 18:49:47下载
    积分:1
  • 非常好的VHDL音乐
    library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity song is    port(clk_4MHz,clk_4Hz:in std_logic;      ----预置计数器和乐谱产生器的时钟         digit:buffer std_logic_vector(6 downto 0);  ----高、中、低音数码管指示         zero:out std_logic_vector(4 downto 0);     ----用于数码管高位置低  
    2022-12-29 04:50:03下载
    积分:1
  • VhdlGoldenReferenceGuide
    Vhdl Golden Reference Guide.pdf
    2021-04-23 10:18:48下载
    积分:1
  • sigma-delta-modulator
    实现SIGMA-DELTA Modulator的veriolog代码(sigma-delta moudulator for RFPLL )
    2020-11-11 13:39:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载