网站首页

VHDL语言串口接收数据

于 2022-03-24 发布文件大小:2.15 kB

 0  196

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL语言，实现穿行数据接收的功能，将异步串口的数据转换为八位数据存储。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CORDIC算法的硬件实现用的verilog语言
CORDIC算法的硬件实现用的verilog语言-CORDIC algorithm Hardware Implementation of the Verilog language

2022-02-01 05:03:35下载

积分：1
VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料
VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料-VHDL hardware description language and digital logic circuit design, VHDL learning good information

2022-11-11 07:30:07下载

积分：1
8位乘法器的VHDL代码
资源描述该乘法器可用于过滤器，算术运算和；

2022-08-14 19:11:01下载

积分：1
V2.tar
SDIO slave, written in verilog, does not support SPI mode.

2021-04-05 16:59:04下载

积分：1
VHDLFIR
1 由matlab计算FIR数字滤波器的滤波系数； 2 用VHDL语言设计逻辑电路，再通过QUARTUS II 软件，将各个模块的电路封装成期间，在顶层设计中通过连线，完成整个系统。 (matlab VHDL QUARTUS )

2016-05-15 12:49:30下载

积分：1
jishi
计时器=================(Timer =================)

2009-12-27 21:41:10下载

积分：1
ByteBlasterII 下载线的制作
ByteBlasterII 下载线的制作-Download ByteBlasterII production line

2023-03-03 07:20:04下载

积分：1
fenpin
这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)

2013-11-17 15:01:30下载

积分：1
parallel adder

2022-05-21 10:17:30下载

积分：1
verilog-2-1-4
卷积码（2,1,4）编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)

2020-12-27 21:09:02下载

积分：1

696516资源总数
106914会员总数
0今日下载

VHDL语言串口接收数据

0 个回复

热门标签

热门下载