快速FFT的Verilog实现

< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#272525 ；"> 芯片网络 (NoC) 被认为是下一代支持大量的处理核心 SoC 的新范式。NoC 结合均匀 processorsconstructing 双核 NoC （MCNoC） 的想法是一种方法为特定的用途，如加密技术实现高 computationalthroughput。表演示范研究 usecryptography 标准多但很少讨论这种标准的 suitableNoC。本文的目的就是把没有复杂的虚拟信道或管道技术提供高吞吐量的数据加密标准 (DES) 计算的 practicalmethodology fpga 的硬件资源。结果指出，基于网格的 NoC 数据包与 DES 规范处理元素 （PE） 设计可以实现伟大业绩 overprevious 作品

risc（精简指令集计算机）用于更快的操作。这段代码是一个可综合的代码，可以在硬件上实现。

基于FPGA的JPEG图像压压缩，实现JPEG图像的实时压缩 (Real-time compression pressure compressed FPGA-based JPEG images, JPEG images)

一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)

说明：  本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8 位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在 最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)

turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)

Interfacing RTC with spartan 3

基于verilog的LU分解,本文件包括详细的程序代码，运行文件，以及详细的文档(LU decompose based on verilog)

使用System Veirlog实现的了AHB总线的全部功能，支持SPILI传输，支持RETRY传输，使用固定优先级仲裁机制，并写了两个简单的主从设备验证了总线的功能。Veirlog也可以如此实现

模拟地铁自动售票机选票、付款、取票、找零等功能，包含软件仿真和硬件响应，可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)