登录
首页 » Verilog » 32 位超前进位加法器的设计

32 位超前进位加法器的设计

于 2022-03-23 发布 文件大小:10.58 kB
0 198
下载积分: 2 下载次数: 1

代码说明:

在本文设计的 32 位携带看超前进位加法器做.the 通过设计 8 4 位共轭亚油酸块降低复杂度。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SDRAM Verilog仿真模型mt48lc4m32b2
    镁光SDRAM Verilog仿真模型 Company:  Micron Technology, Inc. Model:  MT48LC4M32B2 (1Meg x 16 x 4 Banks) Description:  Micron 128Mb SDRAM Verilog model
    2022-11-19 17:45:04下载
    积分:1
  • NIOS_i2sound_demo
    在nios系统开发中的驱动i2c音频电路的代码,包括verilog代码,与相应的驱动代码(In the nios system development in the driver i2c code for the audio circuitry, including the verilog code, and the corresponding driver code)
    2009-12-18 10:08:09下载
    积分:1
  • wirebus总线nand flash controller
    wirebus总线nand flash controller,基础入门控制器,内存管理,fpga实现。已编译通过。编译平台quartus ii
    2023-02-28 07:40:03下载
    积分:1
  • MAX5250_Serial
    对MAX5250芯片进行控制,实现DA转换输出。(Controlling MAX5250 Chip)
    2019-06-27 14:19:36下载
    积分:1
  • 异步FIFO
    自己编写的同步和异步FIFO的verilog代码,验证过,有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
    2020-07-03 07:00:02下载
    积分:1
  • SDRAM控制led灯
    调用SDRAM的IP核,实现按键控制SDRAM数据发送到led灯内,使按键对应的led灯点亮,通过TESTBENCH进行仿真验证;
    2022-06-26 15:50:58下载
    积分:1
  • RS_Encode_Decode
    RS(255,223)编解码算法。verilogHDL代码实现,在XILINX的芯片上得到验证。不包含任何IP核,方便移植到任何FPGA芯片。(RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.)
    2016-01-21 12:07:34下载
    积分:1
  • Chapter06
    cvery high compatibles for quartus
    2010-06-10 11:39:28下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • FPGA1(introduce)
    FPGA三国论战,入门介绍和高端见解!对于FPGA初学者很有用。(Three FPGA controversy, and high-end introduction to ideas! For FPGA useful for beginners.)
    2014-03-22 16:19:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载