基于FPGA的串口通信程序设计

此简化程序模拟并行进，串行出。在 Altera 开发板上成功实施。 在并行进，串行出的情况下，数据以串行方式接受，并且输出后一定数量的时钟周期。

LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！

卷积码(2,1,7)编码器，一个输入，两个输出(Convolution code (2,1,7) encoder, an input and two outputs)

它包含大量用于常见项目的经典verilog代码，如FIFO、add8、RS编码、多路复用等。

LPC host(By Lattice)

这是简单的32位ALU的MIPS。它提供了五种操作如AND，OR，ADD，减去，SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时，ADD或减去。

基于vhdl编写的贪吃蛇游戏，课程设计必备(Based on the VHDL language of the snake game, curriculum design essential)

基于VHDL语言，实现对ADC0809简单控制(Based on VHDL language, to achieve the ADC0809 simple control)

Verilog的135个经典设计实例.使你工作使用学习中，会有很大帮助，各种典型案例(135 classic Verilog design examples. Make your work with the study, will be of great help, of various typical cases )

16点FFT的verilog实现，可以在FPGA上实现，实现硬件加速