SPI verilog 源代码

this is "AND" gate implementation in VHDL

The objective of this project is to design and implement the controller for an electronic safe. You will interface a 16-button keypad to the NIOS boards. The combination code of the safe will be the last

一共7篇文章，介绍了使用fpga产生任意分布白噪声的方法，值得借鉴(A total of seven articles, describes using fpga to generate arbitrary distribution of white noise, it is worth learning)

这个项目是一个简单的 ISE14.7 项目，使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上，我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz，而读的时钟是 16.368MHz.In 这个项目，我们做模拟只是为了验证是否提取数据是否正确与否。结果表明，有时每三点，提取了一个样品;有时每四点，提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。

Firmware for autotuning Sensor

用verilog HDL语言编写的fifo存储器源文件 (Using Verilog language HDL FIFO memory source file)

LDPC编译码，最新一代纠错码技术，自带校验矩阵，数据程序内带测试数据

说明：  Verilog HDL语言编写的32位程序计数器（PC）完整工程及相应仿真，QuartusII7.2下编译通过可正常使用。(Complete engineering and simulation of Verilog HDL language of the 32-bit program counter (PC), QuartusII7.2 compiled through normal use.)

C语言写得FIR滤波器代码，简单实用，是学习滤波器设计的好材料，附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )

实验课作业，下载可以直接跑，各个模块的完整代码。