使用 fifo 来交换不同的时钟

说明：  8051单片机mcu的ip核，文件语言为verlilog，内容包含alu/指令解码/ram控制/寄存器结构等(The IP core of 8051 MCU, the file language is Verilog, the content includes Alu / instruction decoding / ram control / register structure, etc)

说明：  自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)

基于verilog的FFT设计，使用vivado作为开发平台(Verilog based on the FFT design, the use of vivado as a development platform)

说明：  FPGA测试程序，仅供测试硬件是否能够运行，主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)

2FSK的matlab仿真，叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)

基于VHDL语言的DPLL电路的设计，给出了设计方案和部分源代码 (DPLL)

用FPGA分频，做一个有时分秒的时钟，并用数码管显示(FPGA divide a sometimes every minute clock, and digital display)

《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)

Material to learn how to use system verilog and how to write testbenches for verification.

实现以太网mac层帧设计，在modelsim上可以直接仿真实现，对于以太网和FPGA的学习有很大的帮助。同时对于以太网的帧格式的设计方面的学习 帮助也非常的大。